-
公开(公告)号：CN119446930A
公开(公告)日：2025-02-14
申请号：CN202410997118.X
申请日：2024-07-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种制造半导体装置的方法，所述方法包括将第一晶粒和第二晶粒接合到晶圆的第一侧，其中在将第一晶粒和第二晶粒接合到晶圆的第一侧之后，在第一晶粒和第二晶粒之间设置间隙，其中间隙的第一部分具有大于间隙的第二部分的第二宽度的第一宽度，在第一晶粒和第二晶粒的顶面和侧壁上以及间隙内的底面上沉积第三介电层，在第三介电层上方形成模制材料以填充间隙，并且执行平坦化工艺以暴露第一晶粒和第二晶粒的顶面。
-
公开(公告)号：CN110416094B
公开(公告)日：2021-07-13
申请号：CN201810804923.0
申请日：2018-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/488 , H01L23/36
Abstract: 本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。
-
公开(公告)号：CN109786274B
公开(公告)日：2021-06-15
申请号：CN201810789446.5
申请日：2018-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488 , H01L23/31
Abstract: 为了减少或消除通孔的分层，将集成扇出叠层封装结构与去湿结构一起使用。在实施例中，去湿结构是通过施加第一晶种层和第二晶种层形成的钛环，以帮助制造通孔。然后将第一晶种层图案化成环结构，该环结构也暴露第一晶种层的至少部分。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN108074828B
公开(公告)日：2020-01-14
申请号：CN201711050369.3
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L25/065
Abstract: 实施例是一种方法，该方法包括使用第一电连接件将第一管芯接合至中介片的第一侧，使用第二电连接件将第二管芯接合至中介片的第一侧，将第一伪管芯附接至邻近第二管芯的中介片的第一侧，用密封剂密封第一管芯、第二管芯和第一伪管芯，以及分割中介片和第一伪管芯以形成封装结构。本发明的实施例还提供了一种半导体结构。
-
公开(公告)号：CN102867783B
公开(公告)日：2014-11-12
申请号：CN201110344851.4
申请日：2011-11-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/58 , H01L21/486 , H01L21/673 , H01L21/6835 , H01L21/6836 , H01L23/147 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/5384 , H01L24/97 , H01L25/0655 , H01L2221/68331 , H01L2221/68381 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/97 , H01L2924/01322 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/351 , H01L2224/81 , H01L2224/83 , H01L2924/00
Abstract: 本发明公开了用于在晶圆插入件上实施切割管芯的方法和装置。公开了方法，包括：接收包括一个或多个集成电路管芯的插入组件，该一个或多个集成电路管芯被安装在插入衬底的管芯侧面上，并且具有限定在集成电路管芯之间的空间中的划线区域，该插入件具有用于接收外部连接件的相对侧面；将插入组件的管芯侧面安装在胶带组件上，胶带组件包括胶带和预成形隔离件，该预成形隔离件位于集成电路管芯之间并且填充集成电路管芯之间的间隙；通过在划线区域中切割插入件的相对侧面切割插入组件，从而使切口穿过插入件，这些切口将插入件分离为位于晶圆组件上的一个或多个管芯。公开了该方法使用的装置。
-
Patent Agency Ranking
公开(公告)号：CN113410144B
公开(公告)日：2024-01-30
申请号：CN202110685172.7
申请日：2018-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/367 , H01L23/538
Abstract: 本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。
-
公开(公告)号：CN113206059A
公开(公告)日：2021-08-03
申请号：CN202011406642.3
申请日：2020-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L21/50
Abstract: 一种扇出型硅中介物及包括其的芯片封装结构，芯片封装结构的形成方法包括：形成穿过硅衬底的硅穿孔结构的阵列，且在硅穿孔结构的阵列的后侧表面上形成封装侧金属接垫。在载体衬底之上设置硅衬底，并在硅衬底周围形成环氧模制化合物中介物框架。在硅衬底及环氧模制化合物中介物框架之上形成管芯侧重布线结构，并将至少一个半导体管芯贴合到管芯侧重布线结构。从封装侧金属接垫下方移除载体衬底。在封装侧金属接垫及环氧模制化合物中介物框架上形成封装侧重布线结构。封装侧重布内连线与封装侧金属接垫之间的覆叠容差由于封装侧金属接垫的面积增大而增大。
-
公开(公告)号：CN111244082A
公开(公告)日：2020-06-05
申请号：CN201911191189.6
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/18 , H01L23/31 , H01L21/56 , H01L23/485
Abstract: 一种封装体包括第一管芯、第二管芯、桥结构、包封体以及重布线层结构。第一管芯与第二管芯并排设置。桥结构设置在第一管芯及第二管芯之上，以电连接第一管芯与第二管芯。包封体侧向包封第一管芯、第二管芯及桥结构。重布线层结构设置在桥结构的背侧及包封体之上。重布线层结构包括绝缘结构及导电图案，导电图案设置在绝缘结构之上且延伸穿过绝缘结构及延伸穿过桥结构的衬底，以在桥结构的衬底中形成至少一个穿孔。
-
公开(公告)号：CN109585368A
公开(公告)日：2019-04-05
申请号：CN201810199539.2
申请日：2018-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L21/304
Abstract: 本发明实施例涉及半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法。一种半导体封装结构包含第一封装结构组件，所述第一封装结构组件包含第一侧、与所述第一侧相对的第二侧及位于所述第一侧上方的多个凹陷拐角。所述半导体封装结构包含置于所述凹陷拐角处的多个第一应力缓冲结构，且各所述第一应力缓冲结构具有弯曲表面。所述半导体封装结构包含连接到所述第一封装结构组件的第二封装结构组件及放置于之间的多个连接件。所述半导体封装结构包含位于所述第一封装结构组件与所述第二封装结构组件之间的底胶材料，且所述第一应力缓冲结构的所述弯曲表面的至少一部分与所述底胶材料接触且嵌入于所述底胶材料中。
-
公开(公告)号：CN113380745B
公开(公告)日：2025-01-28
申请号：CN202011040456.2
申请日：2020-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/50 , H01L21/60
Abstract: 提供一种半导体封装及一种半导体封装的制造方法。所述半导体封装包括彼此堆叠且彼此电连接的第一封装组件与第二封装组件。第一封装组件包括第一导电凸块及第二导电凸块，第二封装组件包括第三导电凸块及第四导电凸块，第一导电凸块及第二导电凸块的尺寸小于第三导电凸块及第四导电凸块的尺寸。半导体封装包括部分地包裹第一导电凸块及第三导电凸块的第一接合结构，以及部分地包裹第二导电凸块及第四导电凸块的第二接合结构。第一接合结构的曲率不同于第二接合结构的曲率。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.065 seconds)
