公开(公告)号：CN113871453A

公开(公告)日：2021-12-31

申请号：CN202111141899.5

申请日：2021-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明洋 ,  李连忠 ,  叶涵 ,  张文豪

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/08 ,  H01L29/417 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括沟道区、第一二维金属质接触件及第二二维金属质接触件、栅极结构以及第一金属接触件及第二金属接触件。沟道区包含二维半导体材料。第一二维金属质接触件设置在沟道区的一侧处且包含二维金属质材料。第二二维金属质接触件设置在沟道区的相对的侧处且包含二维金属质材料。栅极结构在第一二维金属质接触件与第二二维金属质接触件的中间设置在沟道区上。第一金属接触件相对于沟道区设置在第一二维金属质接触件的相对的侧处。第二金属接触件相对于沟道区设置在第二二维金属质接触件的相对的侧处。第一二维金属质接触件及第二二维金属质接触件从侧面接触沟道区以形成侧向半导体‑金属质结。

公开(公告)号：CN119815900A

公开(公告)日：2025-04-11

申请号：CN202410503825.9

申请日：2024-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  叶涵 ,  黄渊圣 ,  卢永诚

IPC: H10D84/03 ,  H10D84/83

Abstract: 本申请公开了选择性形成蚀刻停止层及其结构。一种方法包括：在半导体区域之上形成栅极堆叠；执行外延工艺以在栅极堆叠旁边形成源极/漏极区域；在源极/漏极区域之上形成源极/漏极接触插塞并且电耦合到源极/漏极区域；在栅极堆叠之上形成栅极接触插塞并且电耦合到栅极堆叠；在导电特征附近的电介质层上选择性地形成第一抑制剂膜。导电特征选自由源极/漏极区域、源极/漏极接触插塞、以及栅极接触插塞组成的组。在导电特征上选择性地沉积第一蚀刻停止层，其中，第一抑制剂膜防止第一蚀刻停止层被沉积在其上。然后去除抑制剂膜。