-
公开(公告)号：CN107505796B
公开(公告)日：2020-07-24
申请号：CN201710889975.8
申请日：2017-09-27
Applicant: 友达光电股份有限公司
IPC: G02F1/167 , G02F1/1685 , G02F1/16756 , G02F1/1676 , G06F3/041
Abstract: 本发明公开一种显示器，其包含第一导电层、多个显示单元、多个第一走线、多个第二走线、第二导电层及直流电源供应器。显示单元设置于第一导电层上方，第一走线及第二走线设置于显示单元上方，其中第一走线沿第一方向延伸，而第二走线沿第二方向延伸，且第一方向异于第二方向。第二导电层设置于显示单元上方，并与第一走线及第二走线电性绝缘，其中第二导电层具有多个导电块，且导电块中的任意相邻两者之间存在第一走线及第二走线的其中一者。直流电源供应器电性连接至第一走线及第二走线。
-
公开(公告)号：CN109285855B
公开(公告)日：2020-12-11
申请号：CN201811147904.1
申请日：2018-09-29
Applicant: 友达光电股份有限公司
Abstract: 一种显示装置，其包括基板、多个主动元件、多个微型发光元件以及多个光转换元件。主动元件配置于基板上。微型发光元件配置于基板上。各个微型发光元件分别电性连接于对应的主动元件，且这些微型发光元件的发光颜色相同。微型发光元件之间具有间隔，且间隔等于或小于20微米。各个微型发光元件包括按序堆叠的第一半导体层、发光层以及第二半导体层。光转换元件的数量小于微型发光元件的数量，且光转换元件对应于部分的微型发光元件配置。
-
公开(公告)号：CN109099940B
公开(公告)日：2020-12-04
申请号：CN201810755703.3
申请日：2018-07-11
Applicant: 友达光电股份有限公司
IPC: G01D5/24
Abstract: 一种感测装置，包含基底，具有法线方向、多条扫描线、多条第一信号线、多条第二信号线、多条参考线、多个元件单元、感测层、以及辅助电极。各元件单元包含第一晶体管以及第二晶体管。第一晶体管包含：第一主栅极，电性连接扫描线；第一半导体层；第一源极，电性连接第一信号线；第一漏极，电性连接第二信号线；以及第一次栅极。第二晶体管包含：第二栅极，电性连接第一主栅极；第二半导体层；第二源极，电性连接第二信号线；以及第二漏极，电性连接至参考线。感测层位于第一晶体管及第二晶体管上。辅助电极位于感测层上且于法线方向上重叠于第一次栅极。
-
公开(公告)号：CN102176462B
公开(公告)日：2012-11-07
申请号：CN201110050977.0
申请日：2011-02-25
Applicant: 友达光电股份有限公司
IPC: H01L27/32 , G02F1/1362
CPC classification number: G02F1/136213 , G02F2001/13606
Abstract: 本发明有关于一种具有SMII电容结构的像素结构，该像素结构包括基板、扫描线、数据线、薄膜晶体管、半导体层、金属电容电极、保护层、像素电极以及透明电容电极。其中移除了对应于半导体层的透明电极层的局部区域，以消弭透明电极层与半导体层之间产生寄生电容，避免显示画面产生水波纹或是残影等缺陷，以提升显示质量。
-
公开(公告)号：CN101286482A
公开(公告)日：2008-10-15
申请号：CN200810099952.8
申请日：2008-05-29
Applicant: 友达光电股份有限公司
IPC: H01L21/84 , H01L21/768 , H01L21/336 , H01L27/12 , H01L23/522 , H01L29/786 , G02F1/1368
Abstract: 本发明提供一种像素结构与其中的晶体管以及其制造方法，该方法至少包括：沉积第一导体层、绝缘层、第一半导体层、接触层并进行第一道掩模工艺，以形成晶体管区、扫描配线区、数据配线区、交错区以及像素电极区；进行第二道掩模工艺，使扫描配线区中的第一导体层至少部分暴露于外。在晶体管区、扫描配线区、数据配线区、交错区以及像素电极区之上依序沉积透明导电层以及第二导体层，其中第二导体层位于透明导电层之上。接着，进行第三道掩模工艺，使晶体管区形成晶体管的栅极、栅极绝缘层、通道层、欧姆接触层以及源极/漏极，其中通道层部分暴露于外。
-
Patent Agency Ranking
公开(公告)号：CN107359204B
公开(公告)日：2020-04-07
申请号：CN201710550240.2
申请日：2017-07-07
Applicant: 友达光电股份有限公司
IPC: H01L29/786 , H01L21/336 , H01L29/10 , G02F1/1362
Abstract: 一种薄膜晶体管包含栅极、栅极介电层、半导体层、绝缘层、分隔物、源极以及漏极。栅极设置于基板上。栅极介电层覆盖栅极。半导体层设置于栅极介电层上。绝缘层覆盖半导体层与栅极介电层，其中绝缘层具有第一与第二开口，对应半导体层设置。分隔物设置于该半导体层上，用以分隔第一与第二开口。源极以及漏极设置于绝缘层上，其中源极通过第一开口电性连接半导体层，漏极通过第二开口电性连接半导体层，源极以及漏极分别位于分隔物的相对两侧。分隔物具有一宽度，该宽度为薄膜晶体管的通道长度，且该通道长度小于等于10微米。
-
公开(公告)号：CN109285855A
公开(公告)日：2019-01-29
申请号：CN201811147904.1
申请日：2018-09-29
Applicant: 友达光电股份有限公司
Abstract: 一种显示装置，其包括基板、多个主动元件、多个微型发光元件以及多个光转换元件。主动元件配置于基板上。微型发光元件配置于基板上。各个微型发光元件分别电性连接于对应的主动元件，且这些微型发光元件的发光颜色相同。微型发光元件之间具有间隔，且间隔等于或小于20微米。各个微型发光元件包括按序堆叠的第一半导体层、发光层以及第二半导体层。光转换元件的数量小于微型发光元件的数量，且光转换元件对应于部分的微型发光元件配置。
-
公开(公告)号：CN102097051B
公开(公告)日：2012-10-31
申请号：CN201010539210.X
申请日：2010-11-03
Applicant: 友达光电股份有限公司
Abstract: 本发明公开一种像素结构，其包括扫描线、数据线、主动元件、像素电极、电容电极线、半导体图案层以及至少一介电层。主动元件与扫描线以及数据线电性连接。像素电极与主动元件电性连接。电容电极线位于像素电极的下方，电容电极线与像素电极构成具有第一储存电容值的第一储存电容器。半导体图案层位于电容电极线与像素电极之间，像素电极与半导体图案层电性连接，半导体图案层与电容电极线构成具有第二储存电容值的第二储存电容器。介电层位于电容电极线与像素电极之间且位于半导体图案层与电容电极线之间。特别是，第一储存电容值与第二储存电容值的加总为一总储存电容值，且第二储存电容值占总储存电容值的30％～80％。
-
公开(公告)号：CN102495524A
公开(公告)日：2012-06-13
申请号：CN201110372983.8
申请日：2011-11-08
Applicant: 友达光电股份有限公司
IPC: G03F1/38 , H01L27/12 , H01L23/522 , H01L21/768
Abstract: 本发明提供一种光罩，包括一透光基板、数个遮光图案以及至少一透光区。遮光图案具有至少一透光狭缝，与各遮光图案的边缘平行设置。各遮光图案具有一第一宽度，且第一宽度与两相邻遮光图案间间距的和小于或等于12微米。本发明亦提供一种利用上述光罩制作平面显示面板的导线的制作方法以及一种平面显示面板的导线结构。平面显示面板的导线结构包括数条导线。各导线的宽度与各导线间之间距的和小于或等于12微米。
-
公开(公告)号：CN100573853C
公开(公告)日：2009-12-23
申请号：CN200810144382.X
申请日：2008-08-04
Applicant: 友达光电股份有限公司
Inventor： 游伟盛
IPC: H01L21/84 , H01L21/768 , H01L27/12 , H01L23/522 , G02F1/1362
Abstract: 本发明公开了一种有源元件阵列结构及其制造方法，该制造方法包括以第一道光掩模工艺、第二道光掩模工艺与第三道光掩模工艺，形成第一图案化导体层、图案化半导体层、第二图案化导体层、图案化栅绝缘层与图案化保护层；其中图案化栅绝缘层具有第一开口，图案化保护层具有第二开口与第三开口。第一开口具有第一侧面，第二开口具有第二侧面，第三开口具有第三侧面。最后，沉积透明导电层于上述图案化的结构上，而位于第一开口与第二开口上的透明导电层分别于对应第一侧面与第二侧面的位置分别形成断面。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.027 seconds)
