一种跳变检测器及时钟频率调节系统的控制电路

    公开(公告)号:CN107565953B

    公开(公告)日:2024-04-09

    申请号:CN201710975393.1

    申请日:2017-10-18

    Abstract: 本发明公开了一种跳变检测器,包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门,可用于在线时序监测,用来监测输入数据是否晚到,即是否在时钟跳变沿之后到来。与传统跳变检测器相比,本发明结构精简,只有16个晶体管,大大减小了跳变检测器的面积。近阈值宽电压的跳变检测器配合触发器工作,其输入端和触发器的输入端相连,在检测窗口内能有效监测数据跳变情况,输出时序预警信号。另外,公开了一种时序预警控制系统,包括动态或门,频率控制状态机以及锁相环。

    一种RRAM的故障测试方法
    2.
    发明公开

    公开(公告)号:CN118098334A

    公开(公告)日:2024-05-28

    申请号:CN202410505070.6

    申请日:2024-04-25

    Abstract: 本发明属于集成电路领域,公开了一种RRAM的故障测试方法,对所有常规存储器的故障模型以及RRAM特有故障模型的故障原语进行分析,得到能够检测故障模型的测试序列;使用得到的测试序列在March‑C‑,March C*‑1T1R等算法基础上推导出能覆盖大部分常规存储器故障以及RRAM特有故障的March‑RAWR算法;以March‑RAWR算法为核心,构建一个适用于RRAM存储器的内建自测试MBIST电路;对RRAM存储器注入故障,并运行MBIST电路进行故障测试,记录故障单元地址。该方法提出的March RAWR算法故障覆盖率高达89.92%。该方法搭建的内建自测试电路结构简单,额外占用面积小。

    基于环形振荡器PUF的加密测试电路

    公开(公告)号:CN115357949A

    公开(公告)日:2022-11-18

    申请号:CN202211299122.6

    申请日:2022-10-24

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于环形振荡器PUF的加密测试电路,包括密钥生成模块电路、测试向量输入与判决模块电路和安全扫描链电路;所述密钥生成模块电路产生密钥寄存在安全扫描链电路中;所述测试向量输入与判决模块电路判断输入的明文对汉明距离进行判断,输出判断信号为1或0,从而判断进入安全扫描链电路的为随机序列和正确的扫描测试向量的异或值或正确的扫描测试向量。本发明在解决电压影响的基础上减小PUF的面积以及功耗,生成密钥,并且对密钥进行进一步保护。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

    一种超宽带探地雷达控制系统

    公开(公告)号:CN108549301A

    公开(公告)日:2018-09-18

    申请号:CN201810592473.3

    申请日:2018-06-11

    Abstract: 本发明公开了一种超宽带探地雷达控制系统,包括同步时钟生成电路;GPS定位模块;测量轮编码器模块;用于等效采样的数控延时电路、ADC模数转换电路;以及主控制器。所述同步时钟生成电路,GPS定位模块,测量轮编码器模块,数控延时电路,模数转换电路均与主控制器相连接。所述的同步时钟生成电路还与外部超宽带雷达发射机相连。所述数控延时电路还与外部等效采样取样脉冲发生电路相连。所述ADC模数转换电路还与外部等效采样取样门相连。所述主控制器还通过以太网与外部服务器相连。本发明缩小了超宽带探地雷达控制系统的体积,简化了系统的连接线缆,提高了超宽带雷达系统可靠性。

    一种优化型CORDIC算法的高速直接数字频率合成器

    公开(公告)号:CN119154808A

    公开(公告)日:2024-12-17

    申请号:CN202411170594.0

    申请日:2024-08-26

    Abstract: 本发明公开了一种基于优化型CORDIC算法的高速直接数字频率合成器,包括相位累加器、CORDIC转换器和数模转换器(DAC)。其中,相位累加器负责累加输入相位并进行适当截取。CORDIC转换器基于优化型CORDIC算法。CORDIC转换器由小角度提取模块、查找表模块、旋转计算模块和域折叠还原模块组成。小角度提取模块将相位角度转换为π/12以内的小角度,查找表模块只存储针对π/12划分的11组正余弦数值。读表后的数据首先经过免缩放处理,再通过余四算法的并行三组旋转计算处理,最终在域折叠还原模块中通过和角公式还原信号,最后由DAC将数字信号转换为模拟信号。本发明通过优化CORDIC算法,显著提升了频率合成器的精度和速度,并大幅降低了存储需求,从而极大地减少了大规模芯片制造中的生产费用。

    一种可调谐的多级放大器结构
    9.
    发明公开

    公开(公告)号:CN114301404A

    公开(公告)日:2022-04-08

    申请号:CN202111659207.6

    申请日:2021-12-30

    Abstract: 本发明公开了一种可调谐的多级放大器结构,该技术属于集成电路领域,包括N个级联的放大器,多级放大器输入端和第一级放大器之间通过输入匹配网络连接,第N级放大器与多级放大器输出端之间通过输出匹配网络连接,相邻两个级间的放大器通过级间匹配网络连接,所述输入匹配网络、输出匹配网络和级间匹配网络均连接可调节元件,相邻级间还设有与可调节元件连接的功率识别器。本发明在每一匹配网络都加入了可调节元件以调整频率;根据放大器具体级数N,加入N+1个功率识别器,用来检测功率的大小,通过该识别器检测到的功率,来调整输入匹配网络的电容,进行选择合适的电容,从而提高放大器整体性能。

Patent Agency Ranking