公开(公告)号：CN110415751B

公开(公告)日：2021-05-25

申请号：CN201910720675.6

申请日：2019-08-06

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  刘世欢 ,  王子轩 ,  方玉明 ,  郭宇锋 ,  杨军

IPC: G11C29/12 ,  G11C29/14

Abstract: 一种可参数化配置的存储器内建自测试电路，该电路包括信号生成模块101、数据选择模块102、JTAG模块103及主控制器104。所述信号生成模块101、数据选择模块102与主控制器104相连，所述数据选择模块102、JTAG模块103与信号生成模块101相连，所述JTAG模块103与外部TAP控制器105相连，所述数据选择模块102与外部待测存储器106相连。其中，每片待测存储器对应一个信号生成模块与一个数据选择模块。本发明提出了一种可综合、可编程、可配置的存储器测试电路，易于集成、使用灵活。

公开(公告)号：CN110415751A

公开(公告)日：2019-11-05

申请号：CN201910720675.6

申请日：2019-08-06

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 刘世欢 ,  蔡志匡 ,  王子轩 ,  方玉明 ,  郭宇锋 ,  杨军

IPC: G11C29/12 ,  G11C29/14

Abstract: 一种可参数化配置的存储器内建自测试电路，该电路包括信号生成模块101、数据选择模块102、JTAG模块103及主控制器104。所述信号生成模块101、数据选择模块102与主控制器104相连，所述数据选择模块102、JTAG模块103与信号生成模块101相连，所述JTAG模块103与外部TAP控制器105相连，所述数据选择模块102与外部待测存储器106相连。其中，每片待测存储器对应一个信号生成模块与一个数据选择模块。本发明提出了一种可综合、可编程、可配置的存储器测试电路，易于集成、使用灵活。

公开(公告)号：CN110570896A

公开(公告)日：2019-12-13

申请号：CN201910701404.6

申请日：2019-07-31

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  吕凯 ,  刘世欢 ,  王子轩 ,  王昌强 ,  郭宇锋 ,  杨军

IPC: G11C29/50 ,  G11C11/413

Abstract: 本发明提供一种面向弱故障的低电压SRAM测试方法，基于弱故障敏化机制，整合存储单元弱故障、译码器字线弱故障和写驱动位线弱故障对应的测试元素，同时引入棋盘数据背景并配合连续读操作，设计出一种算法复杂度仅为12N的新型测试算法，通过电路实现和验证表明该测试方法对这三种弱故障的故障覆盖率较现有测试方法有所提高。

公开(公告)号：CN110570896B

公开(公告)日：2020-09-01

申请号：CN201910701404.6

申请日：2019-07-31

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  吕凯 ,  刘世欢 ,  王子轩 ,  王昌强 ,  郭宇锋 ,  杨军

IPC: G11C29/50 ,  G11C11/413

Abstract: 本发明提供一种面向弱故障的低电压SRAM测试方法，基于弱故障敏化机制，整合存储单元弱故障、译码器字线弱故障和写驱动位线弱故障对应的测试元素，同时引入棋盘数据背景并配合连续读操作，设计出一种算法复杂度仅为12N的新型测试算法，通过电路实现和验证表明该测试方法对这三种弱故障的故障覆盖率较现有测试方法有所提高。