一种X波段低功耗宽带电感电容型压控振荡器及控制方法

    公开(公告)号:CN114640308B

    公开(公告)日:2024-06-28

    申请号:CN202210268102.6

    申请日:2022-03-17

    Abstract: 本发明涉及一种X波段低功耗宽带电感电容型压控振荡器,包括差分电感电容型压控振荡器、差分输出缓冲器、以及二进制权重的4比特位可变电容阵列,其中,差分电感电容型压控振荡器用于提供振荡信号,可变电容阵列用于调节振荡频率,差分输出缓冲器用于改善输出电压摆幅、以及匹配片外预设大小欧姆电阻;方案采用多路径堆叠电感技术,使得相同占用面积下所集成电感的电感值大幅度得到提升,同时其品质因数无明显恶化,并设计相应控制方法,使得所设计方案下的振荡器可工作在X波段上,输出9.21 GHz~12.5 GHz振荡信号,频率调节范围可达30.3%,1 MHz频偏处相位噪声可达‑112.5 dBc/Hz。

    一种∑‑△分数频率综合器用自动频率校准电路

    公开(公告)号:CN104038215B

    公开(公告)日:2017-06-09

    申请号:CN201410264289.8

    申请日:2014-06-13

    Abstract: 本发明公开了一种∑‑△分数频率综合器用自动频率校准电路,主要包含一个除2M分频器,一个受控计数器,一个比较器以及一个状态机。所述除2M分频器控制计数器、比较器和状态机的运作;控制着受控计数器的有效计数时长,为比较器和状态机提供采样或工作时钟,以及协调它们之间的时序关系。比较器用于对参考时钟fREF及反馈时钟fDIV进行频率比较。低电平时是粗校准阶段,高电平时是细校准阶段。在粗校准阶段,频率综合器锁相环回路断开,VCO的模拟控制端连接固定电平,在粗校准阶段,result信号为低电平,因而∑‑△小数调制器断开,降低了∑‑△小数调制器产生的小数分频比部分对反馈时钟fDIV的计数值产生的频率误差,而在细校准阶段,电路正常运作。

    基于金丝键合的超宽带高精度可调射频衰减器芯片

    公开(公告)号:CN118971826A

    公开(公告)日:2024-11-15

    申请号:CN202411133737.0

    申请日:2024-08-19

    Abstract: 本发明公开了一种基于金丝键合的超宽带高精度可调射频衰减器芯片,所述衰减器芯片输入输出采用对称式的电路结构,包括匹配电路和衰减电路;匹配电路由微带线和电感组成,匹配电路由对称式的左右两部分电路组成,每部分包括两个电感值相同的电感;衰减电路由两个完全相同的并联支路组成,每个支路上由串联的PAD和电阻构成,包括六个PAD和五个阻值的电阻。本发明既可以方便的调节衰减量,使其可以更加方便,同时这种结构拓展了带宽,在超宽带范围内取得了高精度的良好特性,提高了在超宽带范围内的回波特性,同时依然保持良好的带宽和高精度特性,此架构可以灵活的在电路系统中发挥不同的作用,提高了电路的功能。

    一种高集成度可编程分频器单元电路

    公开(公告)号:CN103066995A

    公开(公告)日:2013-04-24

    申请号:CN201210551100.4

    申请日:2012-12-18

    Abstract: 本发明公开了一种高集成度可编程分频器单元电路,实现除2/除3的分频功能,属于集成电路设计领域。基于常规除2/除3分频单元的特殊结构,本发明分别将其中的第一锁存器(Latch1)和第一与门(AND1)进行集成,第二锁存器(Latch2)和第二与门(AND2)进行集成,第三锁存器(Latch3)和第三与门(AND3)进行集成。也就是,将原本独立的与门(AND)集成进其后级锁存器(Latch)中,形成一个新的集成与门的锁存器电路(AND_Latch),取代原来独立的与门(AND)和锁存器(Latch),从而提升了原除2/除3分频单元的集成度,降低了电路的功耗,提高了电路的速度,并使版图更紧凑。

    一种X波段低功耗宽带电感电容型压控振荡器及控制方法

    公开(公告)号:CN114640308A

    公开(公告)日:2022-06-17

    申请号:CN202210268102.6

    申请日:2022-03-17

    Abstract: 本发明涉及一种X波段低功耗宽带电感电容型压控振荡器,包括差分电感电容型压控振荡器、差分输出缓冲器、以及二进制权重的4比特位可变电容阵列,其中,差分电感电容型压控振荡器用于提供振荡信号,可变电容阵列用于调节振荡频率,差分输出缓冲器用于改善输出电压摆幅、以及匹配片外预设大小欧姆电阻;方案采用多路径堆叠电感技术,使得相同占用面积下所集成电感的电感值大幅度得到提升,同时其品质因数无明显恶化,并设计相应控制方法,使得所设计方案下的振荡器可工作在X波段上,输出9.21 GHz~12.5 GHz振荡信号,频率调节范围可达30.3%,1 MHz频偏处相位噪声可达‑112.5 dBc/Hz。

    一种应用于物联网前端的低噪声放大器

    公开(公告)号:CN116633277A

    公开(公告)日:2023-08-22

    申请号:CN202310576876.X

    申请日:2023-05-22

    Abstract: 本申请涉及一种应用于物联网前端的低噪声放大器。该低噪声放大器包括:第一PMOS管的衬底连接自身的源极,第二PMOS管的衬底连接自身的源极,第一PMOS管的栅极通过第一电阻连接地,通过第二电容连接第三电感和NMOS管的漏极,第三电感与第四电感、第五电感、第三电容连接,第四电感与第一PMOS管的漏极、第四电容相连接,第四电容分别连接到第二PMOS管的栅极、第二电阻,第二PMOS管的漏极连接到输出端,第二PMOS管的漏极连接到第五电感,NMOS管的栅极连接到第六电感、第五电容,第六电感连接第三电阻、第六电容,第五电容连接到第七电感、第七电容、NMOS管的源极,NMOS管的衬底通过第四电阻连接前向体偏置电压,实现了低噪声放大器超低的直流功耗。

    一种∑-△分数频率综合器用自动频率校准电路

    公开(公告)号:CN104038215A

    公开(公告)日:2014-09-10

    申请号:CN201410264289.8

    申请日:2014-06-13

    Abstract: 本发明公开了一种∑-△分数频率综合器用自动频率校准电路,主要包含一个除2M分频器,一个受控计数器,一个比较器以及一个状态机。所述除2M分频器控制计数器、比较器和状态机的运作;控制着受控计数器的有效计数时长,为比较器和状态机提供采样或工作时钟,以及协调它们之间的时序关系。比较器用于对参考时钟fREF及反馈时钟fDIV进行频率比较。低电平时是粗校准阶段,高电平时是细校准阶段。在粗校准阶段,频率综合器锁相环回路断开,VCO的模拟控制端连接固定电平,在粗校准阶段,result信号为低电平,因而∑-△小数调制器断开,降低了∑-△小数调制器产生的小数分频比部分对反馈时钟fDIV的计数值产生的频率误差,而在细校准阶段,电路正常运作。

    一种电荷泵锁相环频率综合器用锁定检测电路

    公开(公告)号:CN103187971A

    公开(公告)日:2013-07-03

    申请号:CN201310040691.3

    申请日:2013-02-03

    Abstract: 本发明公开了一种电荷泵锁相环频率综合器用锁定检测电路,该电路的异或门(XOR)的两输入端分别接鉴频鉴相器的两输出信号(UP、DOWN),异或门的输出端接第一非门(NOT_1)的输入端,第一非门(NOT_1)的输出端接电阻(R),电阻(R)的另一端接反向施密特触发器(IST)的输入端;电容(C)并联在反向施密特触发器的输入端,另一端接地(GND),反向施密特触发器的输出端接第二非门(NOT_2),第二非门(NOT_2)的输出端接N位计数器的复位端(Reset),N位计数器的输入端(IN)接经过分频器分频后的反馈信号(FDIV),N位计数器的输出(OUT)为锁定检测电路的输出信号LOCK。

    一种宽带包络跟踪功率放大器

    公开(公告)号:CN215344507U

    公开(公告)日:2021-12-28

    申请号:CN202121430942.5

    申请日:2021-06-26

    Abstract: 本实用新型公开了一种宽带包络跟踪功率放大器,包括LTE基带信号处理模块、包络跟踪模块、带宽限制器、并联架构开关线性复合包络跟踪电源电路、射频功率放大器、第一乘法器、第二乘法器、第一加法器;LTE基带信号处理模块用于提供基带信号,所述包络跟踪模块用于跟踪射频信号的包络,所述带宽限制器采用低通滤波器对包络进行带限,所述并联架构开关线性复合包络跟踪电源电路用于跟踪包络信号从而控制射频功率放大器的负载电压。该功率放大器能一直工作在最高效率点上,使得功率放大器的供电电压跟随射频信号包络变化,通过包络跟踪技术可以大幅提高功率放大器的效率。

Patent Agency Ranking