-
公开(公告)号：CN119620012A
公开(公告)日：2025-03-14
申请号：CN202411810928.6
申请日：2024-12-10
Applicant: 南京理工大学 , 南京恒河科翼电子科技有限公司 , 陕西烽火实业有限公司
Abstract: 本发明公开了一种圆阵雷达天线组件在线自检及幅相自校准系统，结合圆阵雷达结构特点，在设备基笼底座四周安装外部校准天线，底部功分网络设计专用校准支路，频率综合器设计专用校准通道，雷达实时信号处理时序中插入自检自校准时间片，可实时对相控阵雷达天线前端的TR组件进行自检，同时对组件幅度、相位进行监控及自校准。本发明提出一种降低复杂度的自检自校准系统，只需出厂时一次校准并记录基础数据，后续在雷达系统正常搜索跟踪模式运行过程中，插入自检自校准时间片，对天线组件实时在线自检，并通过与基础数据比对，完成幅相在线的自检自校准。
-
公开(公告)号：CN120066466A
公开(公告)日：2025-05-30
申请号：CN202510000976.7
申请日：2025-01-02
Applicant: 南京理工大学 , 南京恒河科翼电子科技有限公司
Abstract: 本发明公开了一种可扩展、可重构的软件化雷达信号处理系统及方法，包括组件层、调度层和接口层；其中组件层包含基于光纤和PCIe接口的高速雷达数据通信模块、实时数据存储模块、网络通信模块和基础组件模块；调度层包含参数管理模块、计算资源调度模块和信号处理流程调度模块；接口层包括系统配置接口、雷达参数配置接口和标准化信号处理模块。本发明旨在建立一个通用的处理平台，通过标准化的接口和协议，实现软硬件解耦，完成实时软件化雷达信号处理，对雷达前端而言具有通用性，对用户而言具有高灵活性和可自定义的特点。
-
Patent Agency Ranking
公开(公告)号：CN111190853A
公开(公告)日：2020-05-22
申请号：CN201911364092.0
申请日：2019-12-26
Applicant: 南京理工大学
IPC: G06F15/173 , G06F13/38 , G06F13/42
Abstract: 本发明公开了一种基于EMIF和SRIO接口的片间高速通信系统，包括FPGA端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；FPGA端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；GTX模块，用于实现片间批量数据高速串行传输；DSP端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；DSP端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；DDR3存储模块，用于缓存片间传输的批量数据；DSP内部CPU模块，用于处理片间中断信号及收发命令、数据；以及电源模块、时钟模块。本发明的系统实现了FPGA与DSP间的双向高速实时通信，既可通过EMIF总线传输命令控制字，又可通过SRIO接口进行批量数据传输，适用于以FPGA和DSP为核心的协同数字信号处理系统，灵活且适配性强。
-
公开(公告)号：CN111123259A
公开(公告)日：2020-05-08
申请号：CN201911372205.1
申请日：2019-12-27
Applicant: 南京理工大学
Abstract: 本发明公开了一种基于多核DSP的雷达信号处理和航迹处理系统，包括：网口通信模块，用于实现DSP与上位机之间的数据收发通信；SRIO接口通信模块，用于实现DSP与FPGA之间的高速数据传输；核间通信模块，用于实现DSP处理核间的信息同步和数据交互；EDMA数据搬移模块，用于实现DSP内部存储与外部存储之间的数据传输；信号处理模块，用于对FPGA传输的数据进行信号处理，获得目标点迹信息；航迹处理模块，用于对信号处理后的点迹进行航迹处理获得目标航迹信息。方法基于上述系统实现雷达信号处理和航迹处理。本发明能实现高准确性、高可靠性、高实时性的雷达信号处理和航迹处理，且能通过上位机对雷达参数进行控制，并实现处理结果的实时显示，适应性广。
-
公开(公告)号：CN119689450A
公开(公告)日：2025-03-25
申请号：CN202411810929.0
申请日：2024-12-10
Applicant: 南京理工大学 , 南京恒河科翼电子科技有限公司 , 陕西烽火实业有限公司
Abstract: 本发明公开了一种改进的俯仰维顺序比幅测角的实现方法，涉及两维相控阵三坐标雷达探测中目标的俯仰角度测量，该方法在不降低威力的情况下，设计低中高三种不同工作参数的俯仰波束，在高度覆盖范围不变的情况下，降低俯仰波束积累时间的占用，低波束保威力，中高波束保俯仰覆盖；在信号处理中，通过构建俯仰波列和参数集，在波束之间通过采用幅度配平、最优幅值选择、比幅角度计算等方式，在不同参数的顺序多波束下实现高精度测角，降低计算误差。该方法不涉及硬件改动，在低成本情况下，简单快速的完成高精度俯仰维测角。
-
公开(公告)号：CN118101151A
公开(公告)日：2024-05-28
申请号：CN202410052415.7
申请日：2024-01-14
Applicant: 南京理工大学
Abstract: 本发明公开了一种基于FPGA的SDI信号接收和发送时钟同步系统及方法，包括时钟恢复、时钟驱动和时钟同步三个部分；时钟恢复模块包括FPGA内部的GTX接收、时钟缓冲、倍频整形和单端转差分处理，用于从输入的串行数据流中提取时钟经倍频整形后以差分形式由FPGA的GPIO脚输出；时钟驱动模块利用专用时钟芯片对GPIO脚输出的时钟信号进行驱动处理；时钟同步模块包括FPGA内部差分转单端、GTX发送和时钟缓冲三部分，用于将驱动后的差分时钟信号送至FPGA作为GTX发送端参考时钟输入，并将GTX发送端输出时钟缓冲后得到发送端用户时钟，实现了接收时钟和发送时钟的同步。本发明可以使用较低成本解决SDI编解码系统由于接收和发送时钟不同步导致的视频不稳定等一系列问题。
-
公开(公告)号：CN109411884A
公开(公告)日：2019-03-01
申请号：CN201811070656.5
申请日：2018-09-13
Applicant: 南京理工大学
Abstract: 本发明公开了一种基于微带-槽线形式的宽带滤波天线，包括输入端微带线、第一F型槽线谐振器、第二F型槽线谐振器、终端开路谐振器、第一辐射单元、第二辐射单元、引向器和介质基板，第一F型槽线谐振器和第二F型槽线谐振器位于介质基板底层的金属接地板上，第一F型槽线谐振器的竖直臂与第二F型槽线谐振器的竖直臂均与介质基板长边相平行，输入端微带线位于第一F型槽线谐振器上方，输入端口置于介质基板的长边上，终端开路谐振器位于第二F型槽线谐振器上方，且输入端微带线与终端开路谐振器均位于介质基板的顶层。本发明通过采用微带-槽线、槽线-槽线之间的耦合实现宽带滤波天线，具有尺寸小、结构紧凑、插入损耗小、工作频带宽等优点。
-
-
-
-
-
-
Search Results
7
records
(took 0.014 seconds)
