公开(公告)号：CN117454932A

公开(公告)日：2024-01-26

申请号：CN202311280100.X

申请日：2023-10-07

Applicant: 南京大学

Inventor： 王中风 ,  石卉虹 ,  徐扬 ,  王越非 ,  毛文东

IPC: G06N3/045 ,  G06N3/0464 ,  G06N3/086 ,  G06N3/0985 ,  G06N3/063 ,  G06V10/764 ,  G06V10/82

Abstract: 本申请提供一种一次性网络架构搜索方法及硬件加速器，所述方法包括：构建超级网络，超级网络由多个层结构组成，获取一次性超级网络训练算法，基于一次性超级网络训练算法，对超级网络进行训练，得到目标深度神经网络；基于目标深度神经网络，利用遗传算法并结合FPGA加速器，使用FPGA感知的网络架构搜索，得到具有最优精度和硬件性能的网络架构，以解决目前基于乘法算子的深度神经网络在执行图像分类任务时的分类精度虽然高，但是在硬件实现时，能耗和面积开销巨大，很难应用到移动设备或者物联网设备中；而基于无乘法算子的深度神经网络虽然在硬件实现时，具有优越的硬件执行效率，但其在完成图像分类任务时，分类精度较低的问题。

公开(公告)号：CN116136762A

公开(公告)日：2023-05-19

申请号：CN202111358321.5

申请日：2021-11-16

Applicant: 南京大学

Inventor： 沙金 ,  殷可欣 ,  王越非

IPC: G06F8/41 ,  G06F9/50

Abstract: 本发明提供了一种基于OpenCL的FPGA半定制异构计算系统设计方法，包括以下步骤：第一步，根据OpenCL标准设计FPGA端的基础指令集架构以及微架构；第二步，根据场景需求，确定所需要提供特定优化步骤的指令；第三步，根据优化指令设计FPGA端支持该功能的控制逻辑；第四步，在OpenCL运行时库中提供相应支持功能，使得OpenCL软件层可以成功调用FPGA端的所有功能；最后一步，在OpenCL API中完成所有操作的实现，并提供优化场景的API，使得用户拥有调用FPGA端优化后所有功能的OpenCL应用层入口。本申请设计了基于OpenCL的运行时库和FPGA控制逻辑，其中从设备完成了一套可拓展的半定制指令集的架构设计与开发，不仅很大程度提升了从设备的灵活度和异构计算的可扩展性，而且极大提升了指定场景的执行效率。

公开(公告)号：CN115081496A

公开(公告)日：2022-09-20

申请号：CN202110250043.5

申请日：2021-03-10

Applicant: 南京大学

Inventor： 沙金 ,  彭德智 ,  王越非

IPC: G06K9/62

Abstract: 本发明公开了一种应用于FPGA的快速线性判别分类器的实现方法，属于信号处理领域。本发明的创新点在于实现了一种有利于在FPGA上实现的运算复杂度低的分类器。提出的算法利用训练数据的协方差矩阵，找到其中最具有特征代表能力的特征值和特征向量组成一个投影矩阵，然后将训练数据和测试数据通过投影矩阵投影到新的特征空间中。在解决了线性判别分析算法训练部分涉及矩阵求逆运算，算法复杂度过高，在FPGA平台上实现困难的问题的同时，还大大降低了测试部分的运算复杂度。从而使得整个分类器应用在FPGA上时运算处理的延迟相比较原始算法降低了54.6％，并且并未带来片上资源消耗的增加，非常有利于应用在一些实时分类处理的场景中。