-
公开(公告)号：CN102509559A
公开(公告)日：2012-06-20
申请号：CN201110376309.7
申请日：2011-11-24
Applicant: 南京大学
Abstract: 提高非挥发性快闪存储器高密度多值存储特性的操作方法，1)首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法进行调整到所述阈值电压；然后再进行瞬态的FN操作，促使沟道中电荷分布均匀；2)通过反复进行几次进行步骤1)，双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同；3)以上述阈值为多值存储的初始状态，对NOR型局部俘获存储单元进行多值单元的编程操作；4)在达到编程状态后进行次短时间的-FN过程；本发明可达到提高存储器件的保持特性与耐受特性。
-
公开(公告)号：CN101533845B
公开(公告)日：2011-12-07
申请号：CN200910030729.2
申请日：2009-04-15
Applicant: 南京大学
IPC: H01L27/144 , H01L31/113 , H01L29/788 , H01L29/423 , H01L31/18 , H01L21/336
CPC classification number: Y02P70/521
Abstract: 双控制栅MOSFET探测器，探测器每个单元的构成是：在基底P型半导体硅材料上方的两侧设有重掺杂的N型半导体区，分别构成MOSFET的源区(2)和漏区(3)，源、漏区的外部设有重掺杂的P型半导体区(4)包围，基底正上方的分别设有二层绝缘介质材料和控制栅极，二层绝缘介质材料之间设有光电子存储层，所述光电子存储层是多晶硅；控制栅极是多晶硅、金属或透明导电电极；所述控制栅为分裂栅，设计为一个小控制栅和一个大控制栅；探测器单元的层次从上往下依次是控制栅、第二层绝缘介质层、浮置栅、第一层绝缘介质层和P型半导体衬底(1)；从控制栅往下到基底层设为对探测器探测光波透明的或半透明的窗口。
-
公开(公告)号：CN102509559B
公开(公告)日：2014-08-27
申请号：CN201110376309.7
申请日：2011-11-24
Applicant: 南京大学
Abstract: 一种提高非挥发性快闪存储器高密度多值存储特性的操作方法，1)首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法进行调整到所述阈值电压；然后再进行瞬态的FN操作，促使沟道中电荷分布均匀；2)通过反复进行几次进行步骤1)，双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同；3)以上述阈值为多值存储的初始状态，对NOR型局部俘获存储单元进行多值单元的编程操作；4)在达到编程状态后进行次短时间的-FN过程；本发明可达到提高存储器件的保持特性与耐受特性。
-
公开(公告)号：CN102437128A
公开(公告)日：2012-05-02
申请号：CN201110393558.7
申请日：2011-12-02
Applicant: 南京大学
IPC: H01L21/8247 , H01L27/115
Abstract: 基于低压快速非挥发存储器及编程方法，在编程过程中，在控制栅极加正向电压以提供电子注入电场，源极和漏极接地，深N阱接地，控制P阱电压从高到低两段电压的变化来实现器件的编程；在控制栅极加正向电压Vgp以提供电子注入电场，源极接电压Vsp和漏极接电压Vdp，深N阱接电压Vnp，通过控制P阱电压从高到低两段电压的变化来实现器件的编程；P阱所加电压Vp1较高要使底部pn结和源漏pn结都处于正向偏压状态，因底部pn结处于正偏状态，有明显的电子电流会从深N阱向P阱方向移动，同时源漏区也有电子向P阱注入；电子以热电子方式进入浮栅，操作电压较低，而且编程电流大，具有低压快速的编程效果。
-
公开(公告)号：CN101782634A
公开(公告)日：2010-07-21
申请号：CN201010112400.3
申请日：2010-02-23
Applicant: 南京大学
IPC: G01R33/07
Abstract: 一种片上一体化微型集成磁传感器，由霍尔器件、动态失调消除电路、迟滞比较电路、逻辑控制与振荡器电路和H桥输出电路组成，逻辑控制与振荡器电路提供由同一个时钟信号通过反相得到的两个互补时钟信号CLK1和CLK2；动态失调消除电路包括仪用放大器和采样电容，在时钟信号CLK1和CLK2下，霍尔器件的电压信号输入仪用放大器，迟滞比较电路为施密特触发电路，以CLK1为时钟信号，CLK1信号为高时，保持迟滞比较电路保持输出不变，CLK1信号为低时，动态失调消除电路的输出与迟滞比较电路的参考电压进行比较。本发明电路性能的稳定性好，生产成本低，减少生产环节、测试环节，降低封装难度，适合大批量自动化工业生产。
-
Patent Agency Ranking
公开(公告)号：CN103165726B
公开(公告)日：2015-11-25
申请号：CN201110419288.2
申请日：2011-12-14
Applicant: 南京大学
IPC: H01L31/113 , H01L31/0224 , H01L31/18
CPC classification number: Y02P70/521
Abstract: PN结薄膜晶体管非挥发光电探测器，探测器结构包括硅(Si)衬底(1)，衬底正上方为一层绝缘介质称为体绝缘层(2)，体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极(3)和N型漏极(4)，在源极漏极分界处源极一侧正上方从下到上依次为底层绝缘介质(5)、电荷存储层(6)、顶层绝缘介质(7)和控制栅极(8)；两层绝缘介质包围电荷存储层可以防止中间电荷的流失；底层绝缘介质将半导体层和电荷存储层隔离。其中控制栅和衬底至少有一种是透光的材料以便于光探测。该探测器利用PN结反偏来产生和收集光信号，通过测量PN结的带带隧穿(BTBT)电流来读取信号大小。
-
公开(公告)号：CN101719971A
公开(公告)日：2010-06-02
申请号：CN200910234266.1
申请日：2009-11-18
Applicant: 南京大学
IPC: H04N1/387 , H04N1/393 , H01L31/113
Abstract: 光敏复合介质栅MOSFET探测器信号的读出放大方法，在基底P型半导体材料上方的两侧设有N型半导体区构成源极和漏极，基底正上方分别设有底层和顶层绝缘介质材料和栅极，设有光电子存储层的光敏复合介质栅MOSFET探测器；光电子读出放大：将探测器的源极和衬底接地，漏极接合适正电压约0.1V，通过调节栅极电压约1～3V使MOSFET探测器工作在线性区；通过对输出漏极电流的直接测量，得到漏极的电流变化量与搜集到的光电子数目的关系式；复位：在探测器栅极上加负偏压VG，衬底接地；当负偏压足够高，光电子存储层中储存的光电子通过隧穿被扫P型半导体衬底中；克服因电子迁移率的漂移而带来的误差。
-
公开(公告)号：CN102436849B
公开(公告)日：2015-03-11
申请号：CN201110393572.7
申请日：2011-12-02
Applicant: 南京大学
Abstract: 局部俘获型快闪存储器的多值/多位存储单元操作方法，对4位比特多值/多位存储单元的编程和擦除：对于存储单元左右物理存储位存储相同比特情况，先将存储单元置于擦除状态，则存储单元左右存储位同时实现“11”状态存储；若存储单元左右存储位同时实现“10”状态存储，则将处于擦除状态的单元均匀地编程到低位阈值电压编程状态；若存储单元左右存储位同时实现“01”状态存储，即次高位阈值电压编程状态，则将处于擦除状态的单元均匀编程到次高位阈值电压编程状态；若存储单元左右存储位同时实现“00”状态存储，则将处于擦除状态的单元均匀编程到最高位阈值电压编程状态；以上三种编程状态存储单元进行擦除作时使用均匀擦除操作方式。
-
公开(公告)号：CN102298971B
公开(公告)日：2014-05-21
申请号：CN201110250842.9
申请日：2011-08-29
Applicant: 南京大学
IPC: G11C16/34
Abstract: 非挥发性快闪存储器高密度多值存储的操作方法，对局部俘获型多值单元的存储操作采用下面的步骤：1）首先将局部俘获型存储单元擦除到阈值电压-2V～-1V的初始状态；擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同；2）存储单元的阈值电压调整到预定值-2V～-1V，以这个预定值为多值存储的初始状态，对局部俘获存储单元进行多值存储的编程操作；3）通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，实现8种以上的编程状态。本发明有高的存储密度：多值存储单元总的编程窗口大。每个编程状态允许的阈值电压分布宽。不同编程状态所对应的阈值电压分布不会出现交叠及良好的编程/擦除的耐受力和保持性。
-
公开(公告)号：CN103165726A
公开(公告)日：2013-06-19
申请号：CN201110419288.2
申请日：2011-12-14
Applicant: 南京大学
IPC: H01L31/113 , H01L31/0224 , H01L31/18
CPC classification number: Y02P70/521
Abstract: PN结薄膜晶体管非挥发光电探测器，探测器结构包括硅(Si)衬底(1)，衬底正上方为一层绝缘介质称为体绝缘层(2)，体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极(3)和N型漏极(4)，在源极漏极分界处源极一侧正上方从下到上依次为底层绝缘介质(5)、电荷存储层(6)、顶层绝缘介质(7)和控制栅极(8)；两层绝缘介质包围电荷存储层可以防止中间电荷的流失；底层绝缘介质将半导体层和电荷存储层隔离。其中控制栅和衬底至少有一种是透光的材料以便于光探测。该探测器利用PN结反偏来产生和收集光信号，通过测量PN结的带带隧穿(BTBT)电流来读取信号大小。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.019 seconds)
