一种矩阵乘法器及矩阵乘法器的控制方法

    公开(公告)号:CN116710912A

    公开(公告)日:2023-09-05

    申请号:CN202180089847.X

    申请日:2021-04-26

    Abstract: 一种矩阵乘法器及矩阵乘法器的控制方法,涉及计算机技术领域,该矩阵乘法器包括运算电路(403)和控制器(404)。其中,运算电路(403)与控制器(404)连接,控制器(404)用于控制运算电路(403)在n个连续时钟周期内复用一个左分形矩阵Asr,同时控制运算电路(403)在该n个连续时钟周期的每个时钟周期内使用n个右分形矩阵中的一个右分形矩阵Brt。运算电路(403)用于在n个连续的时钟周期中的每个时钟周期内,将左分形矩阵与n个右分形矩阵中的一个右分形矩阵进行相乘,以得到n个矩阵运算结果。

    一种卷积运算电路和卷积运算方法

    公开(公告)号:CN114600126A

    公开(公告)日:2022-06-07

    申请号:CN201980101499.6

    申请日:2019-10-30

    Inventor: 董镇江 李震桁

    Abstract: 本申请提供了人工智能领域中的一种卷积运算电路和卷积运算方法,用于实现第一矩阵数据和第二矩阵数据的卷积运算,包括拆分电路和矩阵乘法累加电路;其中,拆分电路用于对第一矩阵数据进行拆分,得到前N/2维的第一子矩阵数据和后N/2维的第二子矩阵数据;对第二矩阵数据进行拆分,得到前N/2维的第三子矩阵数据和后N/2维的第四子矩阵数据;其中,第一矩阵数据和第二矩阵数据均为N维矩阵数据;N为正偶数;矩阵乘法累加电路,用于根据第一子矩阵数据、第二子矩阵数据、第三子矩阵数据和第四子矩阵数据进行乘法累加运算,得到运算结果。该处理器将两个高位数的卷积拆分成三个低位数的乘法运算,可以减少处理器的面积和功耗。

    卷积运算系统和卷积运算方法
    3.
    发明公开

    公开(公告)号:CN115244504A

    公开(公告)日:2022-10-25

    申请号:CN202080098105.9

    申请日:2020-03-25

    Abstract: 本申请实施例公开了一种卷积运算系统,应用于数据处理领域。本申请的卷积运算系统包括第一转换模块和卷积处理模块,第一转换模块用于将具有第一格式的第一数据组转换为具有第二格式的第二数据组;卷积处理模块包括第一处理单元,第一处理单元用于处理第二数据组的卷积运算,以获得具有第二格式的第一卷积数据。其中,通过在卷积运算前,第一转换模块先转换第一数据组的格式,使得第一处理单元进行卷积运算时,无需进行2补码运算。因此可以减少第一处理单元的格式转换硬件,降低第一处理单元的功耗和面积。

    数据处理系统与方法、编码单元、处理单元与存储介质

    公开(公告)号:CN113841158A

    公开(公告)日:2021-12-24

    申请号:CN201980096378.7

    申请日:2019-07-03

    Inventor: 董镇江 李震桁

    Abstract: 本申请提供一种数据处理系统与方法、编码单元、处理单元与存储介质,其中,数据处理系统包括编码单元与处理单元;所述编码单元,用于:获取待编码数据;对所述待编码数据进行编码处理,以得到第一输入数据;所述处理单元,用于:对所述第一输入数据与第二输入数据进行部分积生成处理,以得到部分积结果;对所述部分积结果进行累加处理,以得到卷积结果;其中,所述待编码数据为卷积核数据,所述第二输入数据为特征层数据;或者,所述待编码数据为特征层数据,所述第二输入数据为卷积核数据。本申请提供的技术方案降低了处理单元的内部处理逻辑与硬件复杂度,提高了处理单元的处理效率。

    一种浮点数计算电路以及浮点数计算方法

    公开(公告)号:CN115812194B

    公开(公告)日:2024-11-22

    申请号:CN202080102852.5

    申请日:2020-10-31

    Abstract: 一种浮点数计算电路(100)以及浮点数计算方法,浮点数计算电路(100)包括的拆分电路(102)拆分第一浮点数的尾数部分与第二浮点数的尾数部分。指数处理电路(104)得到拆分后的各尾数部分的第二移位数。计算电路(105)根据拆分后的各尾数部分以及拆分后的各尾数部分的第二移位数计算第一浮点数与所述第二浮点数的尾数部分的乘积。该浮点数计算电路(100)可以把位数较大的浮点数拆分为位数较小的浮点数,从而采用较小位数的乘法器来计算该位数较大的浮点数,该浮点数计算电路(100)时序开销短,硬件设计代价低,合理的利用了乘法器的计算性能。

    运算单元、浮点数运算方法及装置

    公开(公告)号:CN118915995A

    公开(公告)日:2024-11-08

    申请号:CN202310514406.0

    申请日:2023-05-08

    Abstract: 本申请提供一种运算单元、浮点数运算方法及装置,应用于计算机技术领域,以解决浮点数功耗和精度不平衡的问题。该运算单元包括转换电路以及运算电路;转换电路,用于获取第一浮点数与第二浮点数;其中,第一浮点数的数据类型为第一数据类型,第二浮点数的数据类型为第二数据类型,第一数据类型和第二数据类型相同或不同;将第一数据类型的第一浮点数转换成第三数据类型的第三浮点数,以及将第二数据类型的第二浮点数转换成第三数据类型的第四浮点数;其中,第三数据类型的尾数的位宽高于半精度浮点数尾数的位宽且低于单精度浮点数尾数的位宽;运算电路,用于根据第三浮点数和第四浮点数进行运算,得到运算结果。本申请应用在浮点数计算过程中。

    数据传输方法、装置、电子设备及可读存储介质

    公开(公告)号:CN114144793B

    公开(公告)日:2024-10-18

    申请号:CN201980098672.1

    申请日:2019-08-05

    Abstract: 本申请实施例提供一种数据传输方法、装置、电子设备及可读存储介质,在该方法中,从存储单元中获取至少一个待传输数据,存储单元中设置有N个源地址,待传输数据被分散存储于N个源地址中,基于源地址和目标地址之间的第一预设关系,使用第一传输子网络,将存储于第1个源地址至第N/2个源地址中的待传输数据传输至对应的目标地址。第一预设关系包括:当源地址为K时,对应的目标地址为从0开始的0至K中的一个。第一传输子网络包括多个层,层Y的第2^(Y–1)+1个位置至第2^Y个位置上不存在交换节点,并且,当层Y中的第1个位置至第2^Y个位置上存在至少一个交换节点时,该至少一个交换节点中的每个交换节点均不包括上行连接线路。该方法可以极大地降低传输开销以及计算开销,极大提升具有稀疏性的数据的处理效率。

    一种数据处理装置以及数据处理方法

    公开(公告)号:CN115280277A

    公开(公告)日:2022-11-01

    申请号:CN202080098682.8

    申请日:2020-03-16

    Abstract: 一种数据处理装置,包括:乘积计算电路,用于计算第一组乘积和第二组乘积,第一组乘积包括第一乘数的高N位与第一被乘数的乘积,以及第二乘数的高N位与第二被乘数的乘积,第二组乘积包括数据处理装置第一乘数的低N位与数据处理装置第一被乘数的乘积,以及第二乘数的低N位与数据处理装置第二被乘数的乘积,第一乘数和第二乘数均为2N位,N为正整数。累加电路,用于对第一组乘积和第二组乘积分别进行累加处理。通过将多组乘法运算中左移位数相同的部分积进行合并,并对合并后的结果分别进行累加运算,降低数据处理装置的逻辑开销。

    一种数据处理方法、装置及设备
    9.
    发明公开

    公开(公告)号:CN118445054A

    公开(公告)日:2024-08-06

    申请号:CN202310144899.3

    申请日:2023-01-29

    Abstract: 公开了一种数据处理方法、装置及设备,涉及机器学习领域。处理设备获取待处理的第一数据,并利用该处理设备中部署的数据处理模型处理该第一数据后输出处理结果。该数据处理模型包括分组卷积层,分组卷积层每次所要处理的输入数据的数据量和处理设备所包含的矩阵计算单元的算力相匹配,避免了因算力不匹配造成的处理设备算力浪费,导致其处理效率下降的问题。而且,由于分组卷积层所要处理的数据和矩阵计算单元提供的算力匹配,因此,分组卷积层可以更有效的利用处理设备所包含的计算资源,减少了处理设备中闲置的计算资源,提升了处理设备的资源利用率。在数据处理模型可以更多的利用处理设备提供的计算资源的情况下,有利于提升模型处理效率。

    一种浮点数计算电路以及浮点数计算方法

    公开(公告)号:CN115812194A

    公开(公告)日:2023-03-17

    申请号:CN202080102852.5

    申请日:2020-10-31

    Abstract: 一种浮点数计算电路(100)以及浮点数计算方法,浮点数计算电路(100)包括的拆分电路(102)拆分第一浮点数的尾数部分与第二浮点数的尾数部分。指数处理电路(104)得到拆分后的各尾数部分的第二移位数。计算电路(105)根据拆分后的各尾数部分以及拆分后的各尾数部分的第二移位数计算第一浮点数与所述第二浮点数的尾数部分的乘积。该浮点数计算电路(100)可以把位数较大的浮点数拆分为位数较小的浮点数,从而采用较小位数的乘法器来计算该位数较大的浮点数,该浮点数计算电路(100)时序开销短,硬件设计代价低,合理的利用了乘法器的计算性能。

Patent Agency Ranking