-
Patent Agency Ranking
公开(公告)号：CN118410764A
公开(公告)日：2024-07-30
申请号：CN202310107233.0
申请日：2023-01-30
Applicant: 华为技术有限公司
IPC: G06F30/398 , G06F30/392
Abstract: 本申请实施例提供一种芯片设计工具中布局质量评估方法及装置，该方法包括：在执行布线之前，根据n个模块中的每个模块内部的多个宏单元的布局结果确定每个模块的m个质量指标的值，m个质量指标用于反映多个宏单元之间的时序信息或拥塞信息；根据m个质量指标的值输出每个模块的布局质量的评估结果。本申请的方案能够缩短评估周期，有利于提高芯片布局的迭代优化的效率。
-
公开(公告)号：CN118485038A
公开(公告)日：2024-08-13
申请号：CN202310141817.X
申请日：2023-02-13
Applicant: 华为技术有限公司
IPC: G06F30/392 , G06F111/06
Abstract: 本公开的各实施例涉及优化电路布局的方法、装置、设备、介质以及程序产品。方法包括：首先将根据电路的初始化布局和优化目标，确定需要被优化的宏单元，优化目标可以是对电路的时序进行优化、对电路中布线的拥塞区域进行优化或者对电路布局的规整度进行优化中的一项或者多项。然后根据电路的布局规则或布线规则，在电路布局中调整宏单元的位置，从而得到优化后的目标布局。根据本公开的方案，能够实现自动布局优化，节省了时间和人工成本。同时在优化布局时综合权衡多项优化目标，使得布局优化更具有针对性。
-
公开(公告)号：CN118159976A
公开(公告)日：2024-06-07
申请号：CN202280074140.6
申请日：2022-01-10
Applicant: 华为技术有限公司
IPC: G06F30/392
Abstract: 本公开涉及一种用于设计布局的方法、程序产品、存储介质和电子设备。该方法包括对初始化布局中的各个电路单元的线长梯度和/或网格阵列中的网格内的电路单元的密集程度施加局部平均场，并且获得相应的合成项。继而使用合成项来迭代优化。这样，多个相关联的电路单元在布局过程中既可以均匀散开，也可以在散开过程中保持连接关系的紧密性。换言之，诸如电路单元的线长和布局紧密程度之类的布局参数在布局迭代过程中，既有各自的独特影响，又有局部的整体影响。这样，相比于常规的解析式整体布局，根据本公开的第一方面所获得的最终布局结果可以使得布局质量提高，例如减小诸如HPWL表征的最终线长。
-
公开(公告)号：CN118159975A
公开(公告)日：2024-06-07
申请号：CN202180104022.0
申请日：2021-12-29
Applicant: 华为技术有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本公开的各实施例涉及用于设计布局的方法、装置、设备、介质以及程序产品。根据本公开的一些实施例的方法可以针对布局区域的网格阵列中的过载网格确定用于移动其中的电路单元的多个候选路径的优先级，并且根据所确定的优先级来移动过载网格中的电路单元，从而在实现布局合法化的同时可以尽可能地减小布局质量的下降程度，甚至是可以提升布局质量。
-
公开(公告)号：CN117561513A
公开(公告)日：2024-02-13
申请号：CN202180099701.3
申请日：2021-06-24
Applicant: 华为技术有限公司
IPC: G06F30/30
Abstract: 一种芯片布局方法及装置，涉及集成电路设计技术领域。方法包括：根据第一信息，确定多个目标对象的第一布局规划方案；其中，第一信息中包括用于描述多个目标对象以及各个目标对象之间的连接关系的信息，第一布局规划方案用于描述多个目标对象在芯片中的初始布局位置；根据至少一个参数，对第一布局规划方案进行调整，得到多个目标对象的第二布局规划方案，其中，至少一个参数用于表征多个目标对象在芯片中的紧密程度，第二布局规划方案用于描述多个目标对象在芯片中的目标布局位置；根据第二布局规划方案，输出多个目标对象所属的至少一个分组在芯片上相应的分区信息，每个分组在所述芯片上相应的分区信息用于在所述芯片上部署属于所述分组的目标对象。该方案有助于自动化实现VLSI物理设计中的顶层布局规划以及宏模块布局规划。
-
-
-
-
Search Results
5
records
(took 0.038 seconds)
