公开(公告)号：CN118731662A

公开(公告)日：2024-10-01

申请号：CN202310376984.2

申请日：2023-03-31

Applicant: 华为技术有限公司

Inventor： 张文发 ,  向鹏 ,  沈嘉华 ,  张博杰

IPC: G01R31/317 ,  G01R31/3181 ,  G01R19/00 ,  G01R19/10 ,  G06F30/18 ,  G06F111/02 ,  G06F113/04

Abstract: 本公开的各实施例涉及验证芯片的供电网络的方法、装置、设备、介质以及程序产品。方法包括：首先获取表示芯片内的供电网络的三维布局的供电网络信息，供电网络的三维布局包括沿第一方向叠置的多层金属层，多层金属层中的每层金属层具有多条供电线，供电网络信息至少包括多层金属层沿第一方向的排列顺序和同一金属层中的相邻供电线之间的间距。然后基于供电网络信息，分别确定每层金属层的电压降；之后基于多层金属层电压降，确定网络电压降，网络电压降表示电流流经供电网络产生的电压降。根据本公开的方案，利用供电网络的少量参数，能够按层快速且准确地确定网络电压降，从而实现计算开销和准确度的折中。此外，由于该计算方法的准确性和快速性，其适于需要不断迭代调整供电网络参数的各种目标任务。

公开(公告)号：CN118410764A

公开(公告)日：2024-07-30

申请号：CN202310107233.0

申请日：2023-01-30

Applicant: 华为技术有限公司

Inventor： 开昰雄 ,  张文发 ,  沈嘉华 ,  张博杰 ,  伍宏忠 ,  王滨

IPC: G06F30/398 ,  G06F30/392

Abstract: 本申请实施例提供一种芯片设计工具中布局质量评估方法及装置，该方法包括：在执行布线之前，根据n个模块中的每个模块内部的多个宏单元的布局结果确定每个模块的m个质量指标的值，m个质量指标用于反映多个宏单元之间的时序信息或拥塞信息；根据m个质量指标的值输出每个模块的布局质量的评估结果。本申请的方案能够缩短评估周期，有利于提高芯片布局的迭代优化的效率。