公开(公告)号：CN109656477A

公开(公告)日：2019-04-19

申请号：CN201811508222.9

申请日：2018-12-11

Applicant: 华中科技大学

Inventor： 刘冬生 ,  陈宇阳 ,  李昌兴 ,  胡佳旺 ,  张聪 ,  卢楷文 ,  李豪 ,  罗香华

IPC: G06F3/06

Abstract: 本发明公开了一种基于STT-MRAM的非接触式智能卡SoC，包括：桥接的AHB和APB，与AHB相连的CPU、存储器和加密协处理器，以及与APB相连的数字基带控制器、UART串口和CRG模块；其特征在于，存储器为STT-MRAM存储器，且其存储空间被划分为：第一存储区，用于固化启动程序；第二存储区，用于存储COS程序；第三存储区，用于存储程序运行时的临时变量；以及第四存储区，用于存储用户数据；存储器还包括译码保护电路；译码保护电路用于在系统启动后阻止对第一存储区和第二存储区的写操作。本发明能够降低非接触式智能卡SoC内的数据交互延时，并实现安全级别、功耗和性能的动态平衡。

公开(公告)号：CN109656477B

公开(公告)日：2020-05-19

申请号：CN201811508222.9

申请日：2018-12-11

Applicant: 华中科技大学

Inventor： 刘冬生 ,  陈宇阳 ,  李昌兴 ,  胡佳旺 ,  张聪 ,  卢楷文 ,  李豪 ,  罗香华

IPC: G06F3/06

Abstract: 本发明公开了一种基于STT‑MRAM的非接触式智能卡SoC，包括：桥接的AHB和APB，与AHB相连的CPU、存储器和加密协处理器，以及与APB相连的数字基带控制器、UART串口和CRG模块；其特征在于，存储器为STT‑MRAM存储器，且其存储空间被划分为：第一存储区，用于固化启动程序；第二存储区，用于存储COS程序；第三存储区，用于存储程序运行时的临时变量；以及第四存储区，用于存储用户数据；存储器还包括译码保护电路；译码保护电路用于在系统启动后阻止对第一存储区和第二存储区的写操作。本发明能够降低非接触式智能卡SoC内的数据交互延时，并实现安全级别、功耗和性能的动态平衡。