公开(公告)号：CN113362872B

公开(公告)日：2022-04-01

申请号：CN202110664754.7

申请日：2021-06-16

Applicant: 华中科技大学

Inventor： 王兴晟 ,  吴绮雯 ,  宋玉洁 ,  王成旭 ,  缪向水

IPC: G11C13/00

Abstract: 本发明公开了一种基于忆阻器的完备非易失布尔逻辑电路及操作方法，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；其中，电路包括控制器、忆阻器M1、忆阻器M2和电阻；控制器用于在逻辑运算之前，将忆阻器M2置为高阻态；进行逻辑运算时，对忆阻器M1施加电压A，对忆阻器M2施加电压B，对电阻施加电压C，并读取忆阻器M2的阻态，即逻辑运算结果；且当对逻辑值P和逻辑值Q进行逻辑运算或仅对逻辑值Q进行逻辑运算时，控制器还用于在逻辑运算之前，将忆阻器M1置为逻辑值Q所对应的阻态；本发明通过对忆阻器进行置态以及对忆阻器和电阻进行加压两步操作即可实现完备的布尔逻辑功能，且器件数较少、电路面积小、操作步数少、计算效率高。

公开(公告)号：CN113362872A

公开(公告)日：2021-09-07

申请号：CN202110664754.7

申请日：2021-06-16

Applicant: 华中科技大学

Inventor： 王兴晟 ,  吴绮雯 ,  宋玉洁 ,  王成旭 ,  缪向水

IPC: G11C13/00

Abstract: 本发明公开了一种基于忆阻器的完备非易失布尔逻辑电路及操作方法，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；其中，电路包括控制器、忆阻器M1、忆阻器M2和电阻；控制器用于在逻辑运算之前，将忆阻器M2置为高阻态；进行逻辑运算时，对忆阻器M1施加电压A，对忆阻器M2施加电压B，对电阻施加电压C，并读取忆阻器M2的阻态，即逻辑运算结果；且当对逻辑值P和逻辑值Q进行逻辑运算或仅对逻辑值Q进行逻辑运算时，控制器还用于在逻辑运算之前，将忆阻器M1置为逻辑值Q所对应的阻态；本发明通过对忆阻器进行置态以及对忆阻器和电阻进行加压两步操作即可实现完备的布尔逻辑功能，且器件数较少、电路面积小、操作步数少、计算效率高。