公开(公告)号：CN119725329A

公开(公告)日：2025-03-28

申请号：CN202311260588.X

申请日：2023-09-27

Applicant: 华东科技股份有限公司

Inventor： 林俊荣 ,  古瑞庭

IPC: H01L23/552

Abstract: 本发明涉及一种防止电磁干扰的晶圆结构，其为晶圆加工阶段结构，其具有一数字处理单元区域，所述数字处理单元区域具有一数字处理单元、一绝缘层、一导电层及多个信息链接点，所述数字处理单元的一上表面设置所述绝缘层及各所述信息链接点，并在所述绝缘层的上表面涂设所述导电层，当有一电磁干扰传递经所述导电层时，所述导电层可吸收所述电磁干扰。

公开(公告)号：CN118738024A

公开(公告)日：2024-10-01

申请号：CN202310314693.0

申请日：2023-03-28

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/544 ,  H01L23/482 ,  H01L23/31

Abstract: 本发明公开一种避免芯片的铝质晶垫在探针检测作业中受损的晶圆封装体，其是在该晶圆封装体中的多个芯片进行探针检测作业之前，先在该晶圆封装体中的各芯片的至少一铝质晶垫的表面上利用化学电镀技艺成形设置至少一凸块，且各凸块是一由各铝质晶垫上往上以镍层及金层、或是以镍层、钯层及金层所堆叠形成且具有一定厚度的金属堆叠结构体，以此增进各芯片的各铝质晶垫的结构强度以避免在探针检测作业中受损，有助于提升各芯片在进行后续作业如打线接合作业时的质量及信赖度。

公开(公告)号：CN118039609A

公开(公告)日：2024-05-14

申请号：CN202211357717.2

申请日：2022-11-01

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/552 ,  H01L23/498 ,  H01L23/488 ,  H01L23/482 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78

Abstract: 本发明公开一种具电磁干扰屏蔽层的芯片封装结构及其制造方法，其中该芯片封装结构包含一芯片、一重布线层、一绝缘层及一电磁干扰屏蔽层；其中该绝缘层是在该绝缘层的至少一第一开口的环周围处形成有一环周壁以包围住各第一开口，并使在该环周壁的外围区域形成一凹下的平台，且该平台的水平高度是低于该环周壁的水平高度；其中该电磁干扰屏蔽层是覆盖地设于该绝缘层的该平台上供用以防止各导接线路及该芯片受到电磁干扰；其中该电磁干扰屏蔽层是通过该绝缘层的该环周壁以与各焊垫隔离并电性绝缘，以提升产品的信赖度而增加产品的市场竞争力。

公开(公告)号：CN117766519A

公开(公告)日：2024-03-26

申请号：CN202211129541.5

申请日：2022-09-16

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/552 ,  H01L23/60 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明公开一种具电磁干扰屏蔽层及接地线的芯片封装结构及其制造方法，其中该芯片封装结构包含一芯片封装单元、至少一电磁干扰屏蔽层及至少一接地线，其中该至少一接地线是穿设地设在该至少一电磁干扰屏蔽层与该芯片封装单元的一第一绝缘层上，该至少一接地线具有一第一端及相对的一第二端，其中该至少一接地线的该第一端是与该至少一电磁干扰屏蔽层电性连接，其中该至少一接地线的该第二端是与该芯片封装单元的至少一第一电路层的至少一接地端电性连接，供用以避免静电的产生，有效地解决静电让半导体芯片所运作的电子系统无法正常运作的问题，以利于增加产品的市场竞争力。

公开(公告)号：CN117096109A

公开(公告)日：2023-11-21

申请号：CN202211099713.9

申请日：2022-09-09

Applicant: 华东科技股份有限公司

Inventor： 林俊荣 ,  古瑞庭

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/498

Abstract: 本发明涉及一种具绝缘板的整合封装，其主要特征为以绝缘板结构取代传统封装堆叠结构内的复数印刷电路板及封装材料，其具有一基础基板、一基础电路及至少一电子零件，所述基础电路显露于所述基础基板的上表面，所述电子零件与所述基础电路电性连接，由一第一绝缘板热压覆盖所述基础基板及所述电子零件。由此达到大幅降低堆叠结构成本的作用。

公开(公告)号：CN117637702A

公开(公告)日：2024-03-01

申请号：CN202210955254.3

申请日：2022-08-10

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/552 ,  H01L21/48 ,  H01L23/31 ,  H01L23/48

Abstract: 本发明公开一种具电磁干扰屏蔽层的芯片封装结构及其制造方法，其中该芯片封装结构包含一基板、至少一第一电路层、至少一第二电路层、至少一芯片、一第一绝缘层及至少一电磁干扰屏蔽层；其中各电磁干扰屏蔽层是由金属材料所构成，各电磁干扰屏蔽层是全面覆盖地设在该第一绝缘层的一第一表面上供用以防止各第一电路层、各第二电路层及各芯片受到电磁干扰，有效地解决环境中的电磁波会对现有的芯片产品产生电磁干扰而影响到产品内部的芯片或内部线路的问题，有助于增加于产品的市场竞争力，并使产品的应用符合5G技术或未来6G技术的趋势需求。

公开(公告)号：CN117528921A

公开(公告)日：2024-02-06

申请号：CN202210898534.5

申请日：2022-07-28

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H05K1/18 ,  H05K3/32 ,  H01R12/78

Abstract: 本发明公开一种芯片封装单元及其制造方法及由其所堆叠形成的封装结构，其中该芯片封装单元中的一软质电路板的至少一第一连接垫、至少一第二连接垫与至少一第三连接垫彼此之间能通过该软质电路板的电路而互相电性连接，其中一芯片的一正面上所设的至少一晶垫是先与该软质电路板的该至少一第一连接垫电性连接，再通过该软质电路板的该至少一第二连接垫或该至少一第三连接垫以进一步与外部电性连接，实现了该芯片封装单元中的该芯片得通过该表面或该背面来对外电性连接的功效，达成制程简化及节省能源，以利于制造端降低成本，且能减少该封装结构的体积。

公开(公告)号：CN109003958A

公开(公告)日：2018-12-14

申请号：CN201710669623.1

申请日：2017-08-08

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣

IPC: H01L23/498 ,  H01L21/683 ,  H01L21/48

CPC classification number: H01L23/5386 ,  H01L21/4853 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3128 ,  H01L24/48 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2224/48106 ,  H01L2224/48221 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/107

Abstract: 本发明涉及一种矩形半导体封装及其方法，其为晶圆切割为晶粒后封装而不具备载板；其包含，一导电路由层；所述导电路由层的一顶面上有一第一晶粒；所述第一晶粒通过复数条第一金属线与所述导电路由层电性连接；复数个导电球体，其位于所述导电路由层的一底面上；一模制化合物，其囊封所述导电路由层上的所述第一晶粒。由此，本发明利用导电路由层取代电路板，通过移除载板以降低封装厚度及成本，并凭借在晶圆厂外实行扇出型封装加工增进堆叠式封装变化性。

公开(公告)号：CN118053856A

公开(公告)日：2024-05-17

申请号：CN202211434061.X

申请日：2022-11-16

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/552 ,  H01L23/528 ,  H01L21/50

Abstract: 本发明公开一种具金属屏蔽层的芯片封装及其制造方法，其中该芯片封装包含一芯片、一重布线层及一金属屏蔽层；其中该芯片具有一第一表面及一第二表面，该芯片是由一晶圆上所分割下来形成；其中该重布线层是设在该芯片的至少一芯片保护层的一表面上，该重布线层具有至少一导接线路以与该芯片的至少一晶垫对应电性连接，且各导接线路具有至少一焊垫外露于该重布线层的一表面以对外电性连接；其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上，供用以防止该芯片及各导接线路受到来自外界的电磁或光的干扰，并以此增进该芯片封装的结构强度。

公开(公告)号：CN117790446A

公开(公告)日：2024-03-29

申请号：CN202211159435.1

申请日：2022-09-22

Applicant: 华东科技股份有限公司

Inventor： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC: H01L23/488 ,  H01L23/552 ,  H01L23/498

Abstract: 本发明公开一种晶垫具保护层的芯片封装结构，其中至少一保护层是覆盖地设于至少一晶垫的一周边区上供用以缩小各晶垫对外露出的面积，并屏蔽地保护各晶垫的该周边区，其中各保护层未覆盖到各晶垫的一焊接区，以使各晶垫的该焊接区对外露出；其中在一跨线状态中，任一跨设在任一该晶垫与其所对应的一载板的一连接垫之间的一焊线不会跨设于其他各晶垫上的该焊接区所界定的一第二上方空间之中，以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他各晶垫上的该周边区上的各保护层所隔绝，有利于增加产品的市场竞争力。