公开(公告)号：CN119378477A

公开(公告)日：2025-01-28

申请号：CN202411473003.7

申请日：2024-10-22

Applicant: 北京计算机技术及应用研究所

Inventor： 王燕 ,  聂建平 ,  王向 ,  苟向阳

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398 ,  G06F115/12

Abstract: 本发明涉及一种基于电磁兼容性的开关电源电路的PCB布局布线设计方法，属于PCB设计领域。本发明确定开关电源模块在PCB板上的位置，确定开关电源模块原理框图中的大电流电路，大电流电路是电流转换非常快的环路，最小化环路面积，同时，使用一个地平面连接输入电容、输出电容和稳压器的大功率电流的地，这个地称为大电流地；确定小电流电路，小电流电路要与大电流电路布局时在区域上分开；确定开关电源模块上的发热器件，在布局时考虑器件散热情况。本发明的提高了电磁兼容性，改善了信号完整性，增强了抗干扰能力。

公开(公告)号：CN118606249A

公开(公告)日：2024-09-06

申请号：CN202410780144.7

申请日：2024-06-17

Applicant: 北京计算机技术及应用研究所

Inventor： 石梅林 ,  聂建平 ,  王文娟 ,  蒋慧 ,  李明 ,  王燕

IPC: G06F13/42 ,  G06F13/40

Abstract: 本发明涉及一种基于FPGA的SPI控制器的设计方法，属于总线控制领域。本发明在FPGA中设计如下模块：PCIe接口控制模块、数据缓存模块和SPI控制器模块；所述PCIe接口控制模块，用于传输固件数据，通过PCIe接口实现上位机与FPGA之间的PCIe接口通信，包括IP核、相关驱动和上位机软件，所述数据缓存模块，用于固件数据的缓存和接口速率匹配，包括自定义的FDMA IP核和FIFO，所述SPI控制器模块，用于使用Veri log语言实现相关SPI控制逻辑设计。本发明提出将设计的SPI控制器应用于现有通用FPGA系统中，可实现基于该SPI控制器的固件烧录、在线升级等操作。

公开(公告)号：CN118330433A

公开(公告)日：2024-07-12

申请号：CN202410482751.5

申请日：2024-04-22

Applicant: 北京计算机技术及应用研究所

Inventor： 王向 ,  聂建平 ,  苟向阳 ,  王文娟 ,  石梅林

IPC: G01R31/28 ,  G01R1/04

Abstract: 本发明涉及一种基于6U VPX板卡测试装置，属于测试工装技术领域。本发明。本发明的测试装置包括：公用的测试底板、接口板以及KJ30J矩形差分线缆组件。本发明实现了不同功能形态的6U VPX主板测试装置的统一，可以免去对每一功能形态主板进行测试底板新设计。测试底板相同，接口板复用。减少测试底板的重复设计，提高测试装置的通用性和可利用率，降低研发设计周期，节约测试底板的设计时间和研发成本、节约人力投入。本发明在板卡管理与资源整合上有极大的优势。

公开(公告)号：CN117215887A

公开(公告)日：2023-12-12

申请号：CN202311166456.0

申请日：2023-09-11

Applicant: 北京计算机技术及应用研究所

Inventor： 韩小鹏 ,  宁春生 ,  郭申 ,  聂建平 ,  苟向阳

IPC: G06F11/34 ,  G06F17/18 ,  G06F123/02

Abstract: 本发明涉及一种基于ARCH模型和卡尔曼滤波器进行数据预测的方法，属于数据预测技术领域。本发明中ARCH模型用于数据波动率预测，卡尔曼滤波器用于对预测结果进行修正，以提高计算机主板关键电流电压数据异常预测的准确性。本发明采用了ARCH模型进行计算机主板关键电流电压的波动率预测，该模型基于对时间序列数据的分析和预测，能够很好地描述数据的波动率和方差，预测结果更加准确。本发明采用卡尔曼滤波器对预测结果进行修正，进一步提高了预测准确度。卡尔曼滤波器可以通过对历史观测值的逐步调整，建立更为精确的状态估计值，并在下一时刻进行预测。

公开(公告)号：CN116841944A

公开(公告)日：2023-10-03

申请号：CN202310771604.5

申请日：2023-06-28

Applicant: 北京计算机技术及应用研究所

Inventor： 宁春生 ,  聂建平 ,  赵博颖 ,  赵梓欣 ,  赵爽

IPC: G06F13/42 ,  G06F9/451

Abstract: 本发明涉及一种多平台融合服务器带外管理系统，属于服务器管理领域。本发明的单板硬件设计上使BMC与业务模块相互独立，保障BMC独立供电，并优先上电启动。机箱内的单板包括：电源板、功能板和计算板，电源板和功能板选择GD32单片机作为从BMC，一个计算板选择AST2400芯片作为主BMC，其余计算板选择AST2400芯片作为从BMC。各个单板的BMC通过IPMB总线互联。主BMC通过串口或网口连接到管理计算机。本发明服务器最终将各单板上不同硬件平台的BMC兼容互联，并且以一主多从的形式，将所有从BMC的信息汇集到主BMC，管理者只需要通过主BMC即可查询到服务器中所有板卡的管理信息，拓扑清晰，能够迅速定位故障位置。

公开(公告)号：CN116800250A

公开(公告)日：2023-09-22

申请号：CN202310744923.7

申请日：2023-06-25

Applicant: 北京计算机技术及应用研究所

Inventor： 王文娟 ,  聂建平 ,  苟向阳 ,  宁春生 ,  赵博颖

IPC: H03K19/0185 ,  H03K19/003

Abstract: 本发明涉及一种基于国产化分立元器件的热插拔电路，属于电路设计领域。本发明的热插拔电路包括：输入滤波电路、开关电路和逻辑门+NMOS控制电路，输入滤波电路的输出端与开关电路的输入端相连接，逻辑门+NMOS控制电路的输出端与开关电路的控制端相连接。本发明由分立器件搭建的模拟电路实现热插拔功能在一定程度上降低成了本，实现国产化。应用于机箱热插拔，可以在开机的情况下做更新或扩容而不影响系统操作，并且在有故障出现时，在不断电的情况下以便系统做故障分析，降低成本提高效率。

公开(公告)号：CN117221652A

公开(公告)日：2023-12-12

申请号：CN202311249070.6

申请日：2023-09-26

Applicant: 北京计算机技术及应用研究所

Inventor： 李明 ,  刘更 ,  聂建平 ,  赵博颖 ,  郭申

IPC: H04N21/44 ,  H04N21/433 ,  H04N21/443

Abstract: 本发明涉及一种基于Vivado HLS的图像叠加显示方法，属于FPGA和软件技术领域。本发明使用Vivado HLS设计实现了两路实时视频流的叠加：其中第一路待处理的视频流为直接输入的视频流，第二路待处理的视频流存储在存储器中，视频处理模块在进行处理时从存储器中读出第二路视频数据与第一路输入的视频流运算叠加生成一路视频流，两路视频流的叠加为透明度的叠加显示。本发明提升了整体设计效率，能将更多时间集中在创建更高层次的高效设计上，实现更全面的验证覆盖范围。

公开(公告)号：CN116781682A

公开(公告)日：2023-09-19

申请号：CN202310614202.4

申请日：2023-05-29

Applicant: 北京计算机技术及应用研究所

Inventor： 韩小鹏 ,  聂建平 ,  张力

IPC: H04L67/06 ,  H04L67/1074 ,  G06F8/38 ,  G06F8/30 ,  G06F16/22 ,  G06F3/0481 ,  G06F16/16 ,  G06F9/38

Abstract: 本发明涉及一种基于Vue和Golang的超大文件上传方法，属于云服务技术领域。本发明采用前后端分离的架构，通过Vue框架实现前端(即用户端)页面渲染和用户交互，通过Golang实现后端(即服务端)业务逻辑处理和数据存储。本发明用于超大文件上传，不但开发效率高，而且运行稳定，支持高并发。相较于传统的上传方式中直接计算文件md5值，本发明通过对超大文件进行分块处理，采用多线程并发计算每个文件分块的md5值，并对多个计算结果进行混淆处理，得到一个唯一的文件md5值。这一方法可以大大缩短计算md5值的时间，有效解决了直接计算超大文件md5耗时太长的问题。

公开(公告)号：CN116594941A

公开(公告)日：2023-08-15

申请号：CN202310215121.7

申请日：2023-03-01

Applicant: 北京计算机技术及应用研究所

Inventor： 蒋慧 ,  张力 ,  张琨 ,  聂建平 ,  李明

IPC: G06F13/40 ,  G06F13/42 ,  G06F15/78

Abstract: 本发明涉及一种基于FPGA的PCIe与SRIO总线桥接系统，属于计算机系统设计领域。本发明的系统可以替代TSI721在计算机系统中的应用。本发明通过采用XDMAIP核简化了FPGA端的PCIe逻辑设计，使用AXI‑Interconnect将XDMA IP核与DDR连接，可以实现XDMA与DDR之间的数据交互。此设计不需要FPGA在逻辑层面操作完成PCIe的相关的逻辑设计，极大的精简了逻辑代码，缩短了开发周期。同时，采用AXI4总线读取内存地址空间的方法，实现用户读写DDR数据的逻辑，该方法使用灵活，设计相对简单。

公开(公告)号：CN118694878A

公开(公告)日：2024-09-24

申请号：CN202410729386.3

申请日：2024-06-06

Applicant: 北京计算机技术及应用研究所

Inventor： 蒋慧 ,  聂建平 ,  李明 ,  杨月 ,  王燕

IPC: H04N7/01 ,  H04N7/015

Abstract: 本发明涉及一种基于FPGA的DP转HDMI高速接口转换系统和方法，属于视频转换技术领域。本发明的系统包括：Microblaze处理器模块、AXI_Interconnect1IP核、AXI_Interconnect2IP核、DPVideo PHY Controller模块、DisplayPortRX Subsystem模块、音频流数据处理模块、视频流数据处理模块、Video TPG IP核、HDMI Transmitter Subsystem模块、HDMIVideo PHY Controller模块、DDR3总线控制模块以及中断处理模块。本发明实现DP1.2的接口视频转换到HDMI2.0接口进行视频显示，本发明的方法工作稳定，达到预期速率，误码率小,可以达到替代专用ASIC芯片的要求，满足DP转HDMI的高速接口转换技术国产化的需求。