-
公开(公告)号：CN107341760A
公开(公告)日：2017-11-10
申请号：CN201710497478.3
申请日：2017-06-27
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06T5/002 , G06T1/20 , G06T7/136 , G06T7/194 , G06T2207/10016 , G06T2207/20032 , H04N19/436 , H04N19/80
Abstract: 本发明公开了本发明一种基于FPGA的低空目标跟踪系统，其中，包括：图像采集模块，用于对视频解码芯片进行初始化配置；图像采集模块对视频解码芯片总线上的数据格式解码提取视频场、行及有效像素数据，并从中取出像素灰度值；在预处理模块内将要处理的像素及其邻域值寄存，组成滤波窗口，每个灰度时钟更新一次FIFO及寄存器内数据，由此得到新的滤波窗口，滤波窗口内数据经排序和选择运算得到滤波中值；目标分割模块，用于进行子窗口区域平均灰度值计算、动态双阈值计算以及二值化分割；目标定位模块，用于进行形心计算和预测；通信模块，用于将目标形心坐标发送；云台控制模块，用于根据目标的形心位置，控制云台转动，将目标控制在摄像机的视野中心。
-
公开(公告)号：CN107277373B
公开(公告)日：2020-02-07
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
公开(公告)号：CN107277373A
公开(公告)日：2017-10-20
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
-
Search Results
3
records
(took 0.01 seconds)
