-
公开(公告)号：CN108920984A
公开(公告)日：2018-11-30
申请号：CN201810735362.3
申请日：2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片架构，其中，包括：安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份，认证不通过CPU不予上电，认证通过后，则CPU上电；安全加解密模块的PUF模块用于输出稳定值，ECC模块对PUF模块输出的稳定值进行纠错，Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值，作为加解密算法模块的根密钥；加解密模块用于对数据进行解密，得到的明文再经主机总线接口控制器传输到主机端。
-
Patent Agency Ranking
公开(公告)号：CN107972582A
公开(公告)日：2018-05-01
申请号：CN201610922333.9
申请日：2016-10-25
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种全高清环车俯视显示系统，其中，包括：图像采集模块、图像传输模块以及图像处理模块；该图像采集模块用于将车辆的多方向图像进行采集；该图像传输模块用于对多方向图像进行编码并进行传输，并在传输后进行解码；该图像处理模块用于将该图像传输模块传输的多方向图像进行鱼眼失真校正、投影变换和图像拼接，并处理为俯视结果图像。本发明的全高清环车俯视显示系统可有效消除驾驶盲区，为驾驶员提供环车俯视图像，辅助驾驶员顺利通过狭窄道路环境、正确完成泊车等操作，提高驾驶安全性。
-
公开(公告)号：CN107341760A
公开(公告)日：2017-11-10
申请号：CN201710497478.3
申请日：2017-06-27
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06T5/002 , G06T1/20 , G06T7/136 , G06T7/194 , G06T2207/10016 , G06T2207/20032 , H04N19/436 , H04N19/80
Abstract: 本发明公开了本发明一种基于FPGA的低空目标跟踪系统，其中，包括：图像采集模块，用于对视频解码芯片进行初始化配置；图像采集模块对视频解码芯片总线上的数据格式解码提取视频场、行及有效像素数据，并从中取出像素灰度值；在预处理模块内将要处理的像素及其邻域值寄存，组成滤波窗口，每个灰度时钟更新一次FIFO及寄存器内数据，由此得到新的滤波窗口，滤波窗口内数据经排序和选择运算得到滤波中值；目标分割模块，用于进行子窗口区域平均灰度值计算、动态双阈值计算以及二值化分割；目标定位模块，用于进行形心计算和预测；通信模块，用于将目标形心坐标发送；云台控制模块，用于根据目标的形心位置，控制云台转动，将目标控制在摄像机的视野中心。
-
公开(公告)号：CN108920984B
公开(公告)日：2021-11-16
申请号：CN201810735362.3
申请日：2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片，其中，包括：安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份，认证不通过CPU不予上电，认证通过后，则CPU上电；安全加解密模块的PUF模块用于输出稳定值，ECC模块对PUF模块输出的稳定值进行纠错，Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值，作为加解密算法模块的根密钥；加解密模块用于对数据进行解密，得到的明文再经主机总线接口控制器传输到主机端。
-
公开(公告)号：CN107277373B
公开(公告)日：2020-02-07
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
公开(公告)号：CN107277373A
公开(公告)日：2017-10-20
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
-
-
-
-
Search Results
6
records
(took 0.029 seconds)
