-
公开(公告)号：CN117319824B
公开(公告)日：2025-01-10
申请号：CN202311118187.0
申请日：2023-08-31
Applicant: 北京空间机电研究所
Inventor： 韩立镪 , 陈瑞明 , 王小勇 , 张旭 , 程甘霖 , 王耕耘 , 谢莉莉 , 姚瑶 , 吴淞波 , 戴立群 , 卜洪波 , 孙启扬 , 张芮萌 , 樊奔 , 潘卫军 , 柴瑞青 , 谢圣文
Abstract: 本发明涉及一种低噪声大满阱TDI‑CMOS图像传感器读出电路，属于CMOS图像传感器领域；包括埋沟型CCD结构和读出模块；埋沟型CCD结构包括p型衬底、n型埋沟、4个CCD电极和传输栅TG；n型埋沟设置在p型衬底的上表面；4个CCD电极等间隔分布在n型埋沟的上表面；传输栅TG设置在n型埋沟的上表面，且位于4个CCD电极的外侧；n型埋沟的上表面设置有凹槽；读出模块包括FD节点和模拟读出前级电路；FD节点与模拟读出前级电路连接；FD节点伸入凹槽中，实现读出模块与n型埋沟连接；本发明适用于CCD‑CMOS融合型TDI图像传感器，尤其可在高埋沟耗尽电势、高电荷转移效率、大满阱埋沟CCD像素设计前提下提升传感器的噪声性能。
-
公开(公告)号：CN117061893B
公开(公告)日：2025-01-07
申请号：CN202310768583.1
申请日：2023-06-27
Applicant: 北京空间机电研究所
Inventor： 潘卫军 , 韩立镪 , 王小勇 , 程甘霖 , 吴淞波 , 王耕耘 , 张旭 , 孙启扬 , 卜洪波 , 谢圣文 , 柴瑞青 , 谢莉莉 , 戴立群 , 张芮萌 , 姚瑶 , 樊奔 , 陈瑞明
Abstract: 具有双段独立可控时序驱动的TDI系统，适用于空间遥感推扫或摆扫应用的TDI型器件，其主要应用特征为TDI器件的像元可以分成若干段，每一段可以用独立的时序驱动电路驱动，使每一段像元可以在不同的时序控制下工作。本发明克服传统TDI器件由于整行像元由单一时序驱动控制引入较大的像移偏差，导致器件动态MTF指标严重劣化的弊端，采用分段独立时序驱动的控制方式，将原有的像移偏差减小至传统驱动架构的一半，极大地提升了器件的动态MTF指标。
-
公开(公告)号：CN116979936B
公开(公告)日：2024-12-13
申请号：CN202310875774.8
申请日：2023-07-17
Applicant: 北京空间机电研究所
Inventor： 卜洪波 , 王耕耘 , 韩立镪 , 吴淞波 , 程甘霖 , 戴立群 , 樊奔 , 张旭 , 谢圣文 , 姚瑶 , 潘卫军 , 孙启扬 , 谢莉莉 , 张芮萌 , 柴瑞青 , 陈瑞明
Abstract: 本发明公开了一种总线控制的时钟延时电路，包括：时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门；延时单元包括接收端、发送端、控制端和输出端；各级延时单元通过接收端和发送端进行串接，第一级延时单元的接收端与时钟输入端连接，总线控制输入端包括N个数据位，延时单元的控制端分别与总线控制输入端的各数据位连接；N个延时单元的输出端依次连接或门的输入极，或门的输出极与后级的或门输入极级联，实现最终输出端输出一路信号；总线控制输入端接收外部总线控制信号，通过改变总线控制信号中置高电平的数据位的位置，实现在线控制最终输出端输出的时钟信号的延时时间；实现总线控制信号定量调节时钟信号延迟。
-
公开(公告)号：CN118866930A
公开(公告)日：2024-10-29
申请号：CN202411331936.2
申请日：2024-09-24
Applicant: 北京空间机电研究所
Inventor： 韩立镪 , 王小勇 , 潘卫军 , 张旭 , 程甘霖 , 戴立群 , 王耕耘 , 卜洪波 , 吴淞波 , 姚瑶 , 樊奔 , 孙启扬 , 谢莉莉 , 谢圣文 , 柴瑞青 , 张芮萌 , 牟帅臣 , 陈瑞明
IPC: H01L27/148
Abstract: 本发明涉及一种大满阱TDI‑CMOS像元结构，属于CMOS图像传感器领域；包括6个CCD电极、4个列间隔离和3个CCD沟道；其中，4个列间隔离和3个CCD沟道均为长方体结构；4个列间隔离和3个CCD沟道交错相邻设置，形成长方体底座；6个CCD电极等间距均匀设置在长方体底座的上表面，且CCD电极的轴向与列间隔离和CCD沟道的轴向垂直；本发明适用于CCD‑CMOS融合型TDI图像传感器，尤其可在不影响电压摆幅、电荷传输效率、抗弥散能力的前提下，增加满阱容量性能。
-
公开(公告)号：CN116979936A
公开(公告)日：2023-10-31
申请号：CN202310875774.8
申请日：2023-07-17
Applicant: 北京空间机电研究所
Inventor： 卜洪波 , 王耕耘 , 韩立镪 , 吴淞波 , 程甘霖 , 戴立群 , 樊奔 , 张旭 , 谢圣文 , 姚瑶 , 潘卫军 , 孙启扬 , 谢莉莉 , 张芮萌 , 柴瑞青 , 陈瑞明
Abstract: 本发明公开了一种总线控制的时钟延时电路，包括：时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门；延时单元包括接收端、发送端、控制端和输出端；各级延时单元通过接收端和发送端进行串接，第一级延时单元的接收端与时钟输入端连接，总线控制输入端包括N个数据位，延时单元的控制端分别与总线控制输入端的各数据位连接；N个延时单元的输出端依次连接或门的输入极，或门的输出极与后级的或门输入极级联，实现最终输出端输出一路信号；总线控制输入端接收外部总线控制信号，通过改变总线控制信号中置高电平的数据位的位置，实现在线控制最终输出端输出的时钟信号的延时时间；实现总线控制信号定量调节时钟信号延迟。
-
Patent Agency Ranking
公开(公告)号：CN116782046A
公开(公告)日：2023-09-19
申请号：CN202310762773.2
申请日：2023-06-26
Applicant: 北京空间机电研究所
Abstract: 本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器，包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求，减少片外数据存储和数据处理的资源占用。
-
公开(公告)号：CN116193280A
公开(公告)日：2023-05-30
申请号：CN202211610646.2
申请日：2022-12-12
Applicant: 北京空间机电研究所
Abstract: 本发明提供一种高速全局快门像素电路及其控制方法，通过控制开关，采样电容构成网络结构，在工作时序的控制下，完成片内相关双采样操作，并实现高低增益的信号的独立存储，完成相应的存储后，能进一步实现逐行的高低增益信号的读出操作。
-
公开(公告)号：CN115389823A
公开(公告)日：2022-11-25
申请号：CN202211037858.6
申请日：2022-08-26
Applicant: 北京空间机电研究所
Inventor： 樊奔 , 徐圣亚 , 卜洪波 , 孙启扬 , 戴立群 , 谢莉莉 , 谢圣文 , 柴瑞青 , 潘卫军 , 王耕耘 , 吴淞波 , 姚瑶 , 翟国芳 , 张旭 , 程甘霖 , 韩立镪 , 陈瑞明
IPC: G01R27/26
Abstract: 本发明公开了一种探测器光电二极管节点电容测试装置和方法，属于光电探测器技术领域。所述方法包括控制开关导通，由外部电源向校准电容和像元阵列光电二极管节点电容充电至第一电压。该方法还包括控制开关断开，并在探测器开始曝光状态后由校准电容向像元阵列光电二极管节点电容供电，多帧曝光使校准电容电压降至第二电压。该方法还包括在每帧曝光后读取探测器输出信号值，多帧曝光结束后测量校准电容的电压变化。
-
公开(公告)号：CN104239232B
公开(公告)日：2017-05-10
申请号：CN201410459309.7
申请日：2014-09-10
Applicant: 北京空间机电研究所
IPC: G06F12/0866
Abstract: 本发明为一种基于FPGA内DPRAM模块的乒乓缓存操作结构，用于接收一帧数据并读一帧完整的数据，实现一帧数据的缓存；包括：写操作控制模块、读操作控制模块、DPRAM模块，本发明通过判断DPRAM的写地址最高位，将DPRAM的地址空间分为低地址空间和高地址空间，在一个DPRAM内部完成乒乓缓存操作；在有外部输入的读控制信号的情况下，用写地址最高位做读地址的判断信号；在无外部输入的读控制信号的情况下，自动读缓存数据。本发明避免了传统的乒乓缓存操作产生主份备份两个DPRAM模块，产生两组DPRAM模块的写控制逻辑、读控制逻辑，耗用FPGA资源较大的缺点。
-
公开(公告)号：CN115955613B
公开(公告)日：2025-03-07
申请号：CN202211436544.3
申请日：2022-11-16
Applicant: 北京空间机电研究所
Abstract: 本发明涉及一种用于CMOS图像传感器的高速高精度斜坡生成模块，属于CMOS图像传感器领域；包括2N+2M个电流舵单元、单向斜坡控制模块、电阻Rload、电阻Rdummy、电容Cfilter；其中，单向斜坡控制模块设置有2N+2M控制信号输出端，每个输出端分别连接在对应1个电流舵单元的2个输入端；每个电流舵单元的一个输出端连接电阻Rdummy后接地，另一个输出端与斜坡参考电压输出点Vout连接；斜坡参考电压输出点Vout分别与电阻Rload和电容Cfilter并联；实现台阶形式的信号经过滤波生成斜坡；本发明可消除输出点的毛刺glitch电压，进而提升整体读出电路的噪声、微分非线性、积分非线性性能，并可降低不同芯片之间的斜坡偏差。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.071 seconds)
