-
公开(公告)号：CN119250139A
公开(公告)日：2025-01-03
申请号：CN202411413183.X
申请日：2024-10-11
Applicant: 北京理工大学
IPC: G06N3/063 , G06N3/0495 , G06N3/0464
Abstract: 本发明属于嵌入式硬件加速及计算机视觉技术领域，涉及一种量化轻量级神经网络硬件加速器及其设计方法。硬件加速器包括顶层控制模块、存储器控制模块、可重构存储器、输入数据预处理模块、核心计算单元、后处理模块，存储器控制模块控制可重构存储器将数据信息发送给顶层控制模块、输入数据预处理模块及后处理模块；输入数据预处理模块进行数据及权重准备；核心计算单元，通过乘法器、加法器树及累加器阵列完成数据准备、权重准备及后处理。所述硬件加速器具有更高的计算性能、硬件资源利用率及数据重用率；所述方法解决了输入输出缓存在存储数据利用率低的问题；实现了卷积算子和池化算子的硬件算子融合，降低了数据读写的存储延时及访问功耗。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
