一种具有更高介电常数的MOS结构及其制备方法

    公开(公告)号:CN104752498A

    公开(公告)日:2015-07-01

    申请号:CN201310726832.7

    申请日:2013-12-25

    CPC classification number: H01L29/42364 H01L29/401 H01L29/517

    Abstract: 本发明提供一种具有更高介电常数的MOS结构及其制备方法。该MOS结构包括半导体衬底、在半导体上沉积的栅介质薄膜、以及采用物理气相沉积法沉积的金属栅电极,其中的栅介质薄膜为铪基多元氧化物HfLaTiOx或HfLaTaOx。其制备方法包括以下步骤:(1)清洗半导体衬底,去除表面的有机污染物、微尘、金属离子及氧化层;(2)采用物理气相沉积、化学气相沉积法或原子层沉积方法向半导体衬底上沉积栅介质薄膜;(3)采用物理气相沉积法向栅介质薄膜上沉积金属栅电极,得到MOS结构。本发明的MOS结构中栅介质薄膜为非晶态,结构稳定。本发明的MOS结构具有较小的漏电流密度和更高的介电常数。本发明的MOS结构的制备方法简单,重复性好。

    一种非晶高k栅介质堆栈及其制备方法

    公开(公告)号:CN103165665A

    公开(公告)日:2013-06-19

    申请号:CN201110408536.3

    申请日:2011-12-09

    Abstract: 本发明提供一种非晶高k栅介质堆栈及其制备方法。该栅介质堆栈包括单晶硅基片、采用磁控共溅射法在该单晶硅基片上沉积的非晶CeO2-HfO2薄膜、以及采用磁控溅射法或热蒸发沉积法沉积的金属栅电极。本发明采用特定的陶瓷烧结技术制备高纯度的氧化铪(氧化铈)靶材,以单晶硅基片作为衬底材料,在基片上使用磁控共溅射的方法形成非晶CeO2-HfO2薄膜。该栅介质堆栈中的非晶CeO2-HfO2薄膜具有较高的介电常数、较小的漏电流密度。该制备方法简单,重复性好,所制备的陶瓷薄膜适合高k栅介质材料使用。

    一种InP/高κ栅介质堆栈结构及其制备方法

    公开(公告)号:CN103839984A

    公开(公告)日:2014-06-04

    申请号:CN201210485630.3

    申请日:2012-11-26

    CPC classification number: H01L29/517 H01L21/285

    Abstract: 本发明提供一种InP/高κ栅介质堆栈结构及其制备方法。该栅介质堆栈结构包括InP基片、在该InP基片上沉积的非晶HfO2-Gd2O3薄膜、以及采用物理气相沉积的金属栅电极。其制备方法包括如下步骤:(1)清洗InP基片,去除其表面的有机污染物、微尘、金属离子及氧化层;(2)采用氧化铪和氧化钆陶瓷靶材向InP基片上沉积HfO2-Gd2O3薄膜;(3)采用物理气相沉积法向HfO2-Gd2O3薄膜上沉积金属栅电极,得到InP/高κ栅介质堆栈结构。本发明的InP/高κ栅介质堆栈结构表现出优异的电学性能,具有较高的介电常数、较小的漏电流密度。本发明为III-V族半导体/高κ栅堆栈结构在集成电路中的应用提供了依据。

Patent Agency Ranking