-
公开(公告)号：CN119937700A
公开(公告)日：2025-05-06
申请号：CN202510005143.X
申请日：2025-01-02
Applicant: 北京智芯微电子科技有限公司 , 长安大学
IPC: G05F1/56
Abstract: 本发明提供一种带隙基准电压源和芯片，属于电子电路技术领域。带隙基准电压源包括：运算放大器；带隙基准核心电路，与所述运算放大器的第一输入端和第二输入端电连接，用于为所述运算放大器的所述第一输入端和所述第二输入端提供输入电压；电流负反馈回路，与所述运算放大器的输出端电连接，用于通过电流负反馈稳定所述运算放大器的所述输出端输出的带隙基准电压。本发明用以解决传统的带隙基准电压源需要额外的电路模块来为整个电路提偏置电流，这大大增加功耗，同时产生的偏置电流受温度影响很大，从而影响基准电压的温度系数的缺陷。
-
公开(公告)号：CN119644068A
公开(公告)日：2025-03-18
申请号：CN202411813814.7
申请日：2024-12-11
Applicant: 北京智芯微电子科技有限公司 , 重庆邮电大学
IPC: G01R31/12 , G06F18/2413 , G06F18/213 , G06F18/214
Abstract: 本公开涉及输电线路局部放电检测邻域，具体涉及一种直流故障电弧检测方法、装置、设备、介质及芯片，所述直流故障电弧检测方法，包括采集直流电力系统的电信号；所述电信号包括正常信号和故障电弧信号；提取所述电信号的信号特征，并基于所述信号特征构建样本集；所述信号特征包括时频域特征，奇异值特征，复杂度特征以及能量特征中的两种或多种；基于所述样本集训练直流故障电弧识别网络；利用训练好的直流故障电弧识别网络进行直流故障电弧检测。上述技术方案中通过提取多维混合特征集，训练直流故障电弧识别网络，然后利用训练好的直流故障电弧识别网络进行故障判断，实现了对直流故障电弧的高效检测，提高了检测准确性和实时性。
-
公开(公告)号：CN114333963A
公开(公告)日：2022-04-12
申请号：CN202111357654.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种用于验证非易失存储器控制电路的验证装置、系统及方法，属于集成电路技术领域。用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过操作指令对所述非易失存储器控制电路进行模拟验证。在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。
-
公开(公告)号：CN110364210A
公开(公告)日：2019-10-22
申请号：CN201910664971.9
申请日：2019-07-23
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
Abstract: 本发明公开了一种基于LUT结构的双轨预充电AND-NAND单元，包括：单轨LBDL逻辑与门，其包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第一反相器I1；以及单轨LBDL逻辑与非门，其包括第四PMOS晶体管P4，第五PMOS晶体管P5、第三NMOS晶体管N3、第四NMOS晶体管N4，第五NMOS晶体管N5和第二反相器I2。本发明的双轨预充电AND-NAND单元使用更少的晶体管，占用更少的版图面积，同时保证了优秀的抗DPA攻击能力。
-
公开(公告)号：CN106026722A
公开(公告)日：2016-10-12
申请号：CN201610493679.1
申请日：2016-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: H02M7/25 , G06K19/077
CPC classification number: G06K19/077 , H02M7/25 , G06K19/07749 , G06K19/07786
Abstract: 本发明涉及一种整流电路和具有该整流电路的特高频标签，包括多级电荷泵，所述整流电路包括：高电压输出端，所述高电压输出端为所述多级电荷泵中第一预定级数的电荷泵的输出端；以及低电压输出端，所述低电压输出端为所述多级电荷泵中第二预定级数的电荷泵的输出端。本发明充分利用了电荷泵级数越少效率越高的特性，调整整流器的输出电压节点以提供高电压输出端和低电压输出端，该高电压输出端和低电压输出端可以分别用于给不同的模块供电，实现了提高整流电路效率的效果。
-
Patent Agency Ranking
公开(公告)号：CN119582609A
公开(公告)日：2025-03-07
申请号：CN202411432066.8
申请日：2024-10-14
Applicant: 北京智芯微电子科技有限公司 , 长安大学
Abstract: 本发明涉及电子电路技术领域，公开一种固定导通时间模式下的降压型开关变换器组与变换器芯片。所述变换器组包括：N个并联的降压型开关变换器，该变换器包括：主电路；触发器，输出端与主电路的上、下功率管的栅极相连；第一、第二移相电路，其时钟输入端分别与触发器的S、R端相连，移相电路的相移角度被调节为360°/N，第一个变换器还包括：脉冲调制控制电路，第一、第二输入端分别与主电路的输出端、反馈点相连，输出端与S端相连；及计时电路，输入、输出端分别与触发器的输出端、R端相连，用于控制上功率管的固定导通时间。本发明以多相位进行多相操作，能够提供工程应用所需要的足够的负载电流，且电感电流纹波得以抵消，输出电压纹波更小。
-
公开(公告)号：CN112130061B
公开(公告)日：2024-04-26
申请号：CN202011347884.X
申请日：2020-11-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明提供一种芯片同步测试装置及芯片同步测试方法，属于芯片测试领域。所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。本发明通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。解决了现有技术无法同步测试多个芯片的问题。
-
公开(公告)号：CN115514345A
公开(公告)日：2022-12-23
申请号：CN202211326658.2
申请日：2022-10-27
Applicant: 北京智芯微电子科技有限公司
IPC: H03K3/012
Abstract: 本公开实施例公开了一种低功耗振荡器电路，该振荡器电路包括：电压参数生成模块、比较器、数字辅助模块、锁存器和振荡器，电压参数生成模块向比较器输出参考电压和实际电压；比较器基于实际电压与参考电压的比例关系生成并输出第一数字信号；数字辅助控制模块响应于实际电压等于参考电压，向电压参数生成模块和比较器发送用于指示关断第一指示信号，输出用于指示频率档位不变的第二指示信号，控制数字辅助模块关断；锁存器保存并持续输出第二指示信号；振荡器基于第二指示信号生成并输出第一时钟信号。通过设置数字辅助模块，在实际电压等于参考电压时，关闭部分器件，保证了振荡器的频率稳定，降低了振荡器电路的功耗。
-
公开(公告)号：CN110364210B
公开(公告)日：2021-01-29
申请号：CN201910664971.9
申请日：2019-07-23
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
Abstract: 本发明公开了一种基于LUT结构的双轨预充电AND‑NAND单元，包括：单轨LBDL逻辑与门，其包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第一反相器I1；以及单轨LBDL逻辑与非门，其包括第四PMOS晶体管P4，第五PMOS晶体管P5、第三NMOS晶体管N3、第四NMOS晶体管N4，第五NMOS晶体管N5和第二反相器I2。本发明的双轨预充电AND‑NAND单元使用更少的晶体管，占用更少的版图面积，同时保证了优秀的抗DPA攻击能力。
-
公开(公告)号：CN112130061A
公开(公告)日：2020-12-25
申请号：CN202011347884.X
申请日：2020-11-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R31/28
Abstract: 本发明提供一种芯片同步测试装置及芯片同步测试方法，属于芯片测试领域。所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。本发明通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。解决了现有技术无法同步测试多个芯片的问题。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.032 seconds)
