公开(公告)号：CN116302097A

公开(公告)日：2023-06-23

申请号：CN202211042527.1

申请日：2022-08-29

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  王潇潇 ,  庄伟 ,  张世远 ,  侯国伟 ,  杨雪 ,  郭嘉 ,  郝帅 ,  李欣 ,  赵晋 ,  禹莹 ,  张麒

IPC: G06F9/30 ,  G06F9/48

Abstract: 本发明涉及基于自旋锁的多核处理器共享数据访问设计方法。本发明设计了两个4N位抗辐射加固原子锁寄存器，可以实现两个寄存器原子锁，每个寄存器可以分为高2N位和低2N位两个部分，其中低2N位保存正在申请该寄存器原子锁的处理器核的识别号COREn_ID，高2N位保存当前获取该寄存器原子锁的处理器核的识别号LOCKn_ID。本发明可以减少多核任务调度中访问共享数据的原子操作对软件算法的依赖性，进而减少由于针对原子操作软件算法的恶意攻击而造成的线程执行错误，是一种高安全、高可靠的多核调度原子锁实现方法。

公开(公告)号：CN115509834A

公开(公告)日：2022-12-23

申请号：CN202211144455.1

申请日：2022-09-20

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  郭嘉 ,  侯国伟 ,  庄伟 ,  王潇潇 ,  张世远 ,  杨雪 ,  李欣

IPC: G06F11/22 ,  G06F11/30 ,  G06F11/34

Abstract: 本发明公开了一种基于JTAG协议的微处理器在线调试系统及调试方法，该系统包括TAP控制器模块、DMA控制器模块、BUS访问模块。TAP控制器模块功能在于提供一个标准的JTAG测试访问接口实现微处理器与外部调试器之间JTAG通信；DMA控制器模块功能在于根据外部调试器发起的调试命令对微处理器发起总线读写命令；BUS访问模块功能在于作为微处理器内部片内总线的Master，根据DMA控制器模块的读写命令对片内总线进行访问并对各总线上的读写信息进行记录。本发明具有传输速率快、时序性好、结构简单等优点，可实现对微处理器的多种调试功能；可实现对AXI总线、AHB总线和APB总线组成的三级片内总线架构微处理器的监听。

公开(公告)号：CN114416632A

公开(公告)日：2022-04-29

申请号：CN202111626869.3

申请日：2021-12-28

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 王潇潇 ,  于立新 ,  侯国伟 ,  张梅梅 ,  田岭 ,  禹莹 ,  倪玮琳 ,  王兴凤 ,  庄伟 ,  李欣

IPC: G06F15/167

Abstract: 本发明涉及一种基于多总线协议灵活转换的两级缓存互联结构，由复位管理单元、总线协议转换单元、读请求处理单元、写请求处理单元、侦听请求处理单元和可编程仲裁单元组成，每个处理器核都有单独的互联单元来实现与二级缓存的互连通信，可以同时接收各个核发出的请求。复位管理单元可以实现二级缓存在复位后自动刷新功能。总线协议转换单元可以实现处理器核接口与二级缓存接口不同协议之间的转换。读请求处理单元与写请求处理单元分别对读操作和写操作进行分类处理，侦听请求处理单元实现两级缓存之间侦听请求信息的处理。可编程仲裁单元根据不同的仲裁配置实现各个处理器核与二级缓存之间读写及侦听信息的传输。

公开(公告)号：CN116521231A

公开(公告)日：2023-08-01

申请号：CN202310362519.3

申请日：2023-04-06

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 李欣 ,  周亮 ,  庄伟 ,  张世远 ,  杨雪 ,  王潇潇 ,  侯国伟 ,  亓洪亮 ,  郭嘉 ,  陈勃旭 ,  钟逸洲

IPC: G06F9/30 ,  G06F9/302 ,  G06F8/36

Abstract: 一种用于SPARC V8指令集动态仿真验证的参考模型，包括存储单元，指令预处理单元，陷阱处理单元，指令执行单元及寄存器堆。存储单元用于存储指令与数据；指令预处理单元从存储单元中取指令码，将指令码按照SPARC V8指令集的定义进行翻译，提取指令类型、操作数等；陷阱处理单元判断是否进入陷阱，进入陷阱后会改变处理器的工作状态，并进入陷阱处理程序；寄存器堆用于存放指令的执行结果以及处理器的工作状态及控制信息。本发明可实现待测代码与检测器的解耦，极大地降低了验证平台的维护成本，节省了大量的验证时间，提升验证效率。

公开(公告)号：CN118567924A

公开(公告)日：2024-08-30

申请号：CN202410699729.6

申请日：2024-05-31

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 杨达明 ,  陈雷 ,  庄伟 ,  张世远 ,  王潇潇 ,  杨雪 ,  李欣 ,  郭嘉 ,  亓洪亮 ,  李易昂 ,  秦智勇 ,  熊园园

IPC: G06F11/22 ,  G06F11/263 ,  G06F11/273

Abstract: 本发明公开了一种基于DRP的FPGA内嵌Interlaken IP测试方法，包括以下步骤：针对测试项的要求，按照Interlaken协议规范配置BIST控制器，设定测试采用的PRBS码型；通过DRP接口重配置Interlaken IP；产生对应的PRBS码型测试数据；按照协议将测试数据封装成数据包发送到Interlaken IP；将由Interlaken IP发出的输出信号解析成输出数据与预期值做比较，根据比较结果判断Interlaken IP在该测试向量下是否运行正常；完成该测试向量后，产生下一条测试向量，直至完成该测试项内的所有测试向量；在完成一项功能测试后，根据下一项测试项的要求重配置BIST控制器和DRP接口，直至Interlaken IP功能测试全部完成。本发明能够针对测试项基于DRP动态重配置FPGA内嵌Interlaken IP的参数，有效减少测试过程中整片FPGA的配置次数，从而降低总体的测试时间，提升测试效率，降低测试成本。

公开(公告)号：CN117784881A

公开(公告)日：2024-03-29

申请号：CN202311676497.4

申请日：2023-12-07

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 杨雪 ,  陈雷 ,  周亮 ,  侯国伟 ,  王潇潇 ,  张世远 ,  庄伟 ,  李易昂 ,  李欣 ,  杨达明 ,  亓洪亮 ,  郭嘉 ,  杜嘉博

IPC: G06F1/06 ,  G06F1/08 ,  G06F7/50

Abstract: 一种适用于多核系统的核内双向定时器，包含升计时器、倒计时器、加法器和核内定时器中断模块；内核时钟的输出分别连接加法器和核内定时器中断模块；升计时器用于实现绝对时间点计时功能，将配置的绝对时间点发送至核内定时器中断模块；倒计时器用于实现相对时间点计时功能，将配置的倒计时值发送至加法器；加法器将配置的倒计时值转换为升计时值，通过升计时器将转换的升计时值发送至核内定时器中断模块；核内定时器中断模块，根据内核时钟时间值结合配置的绝对时间点，内核时钟升计时到该绝对时间点则产生中断信号，通知中断控制器定时结束；根据内核时钟时间值结合升计时值，在倒计时值减到0时产生中断信号，通知中断控制器定时结束。