-
公开(公告)号:CN117793062A
公开(公告)日:2024-03-29
申请号:CN202311511317.7
申请日:2023-11-14
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明属于集成电路设计技术领域,具体涉及一种适用于可扩展系统的高可靠Chiplet互连网络架构,旨在解决Chiplet传统的互连技术面临着信号延迟、可扩展性和故障容错的问题。本系统包括:互连一致性存储结构、片上互连网络、层次化外设空间及多个高速互连接口;高速互连接口,包括协议层、数据链路层和物理层;互连一致性存储结构包括多个分布式Cache;各分布式Cache与对应的高速互联接口连接;片上互连网络包括多个具有数据传输层级关系的路由器节点;层次化外设空间,包括高速存储空间、高速外设空间、低速外设空间。本发明解决了Chiplet传统互联技术存在的问题,提升了可扩展系统的性能。
-
公开(公告)号:CN117892662A
公开(公告)日:2024-04-16
申请号:CN202311566890.8
申请日:2023-11-22
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G06F30/33 , G06F30/3308 , G06F30/367 , G06F115/12
Abstract: 本发明属于电路仿真领域,具体涉及了一种IBIS模型准确度确定方法及系统,旨在解决现有的IBIS模型准确度确定不够全面客观的问题。本发明包括:选取对IBIS模型精度具有影响的特征参数;根据特征参数,基于模糊层次分析法构建IBIS模型对应的验证系统,作为IBIS模型验证系统;基于IBIS模型的引脚构建仿真电路并运行,得到IBIS模型的仿真波形;对待验证器件进行测试或对待验证器件进行SPICE仿真,得到对比波形;对仿真波形和所述对比波形进行比较,得到二者的特征参数差异值;将差异值输入到IBIS模型验证系统,得到IBIS模型的准确度。本发明能够科学的确定出IBIS模型的精确度。
-
公开(公告)号:CN116846826A
公开(公告)日:2023-10-03
申请号:CN202310803465.X
申请日:2023-06-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L45/60 , H04L45/125 , H04L47/12 , H04L43/0805
Abstract: 本发明涉及一种高可靠自适应片上网络的路由器微体系结构,包括数据监测单元和仲裁管理单元。其中数据监测单元包括数据校验单元、错误数据处理单元来保证数据传输的高可靠性;仲裁管理单元包括虚拟通道管理单元、交叉开关管理单元和自适应路径计算器,虚拟通道管理单元记录了路由器中虚拟通道占用状态,交叉开关管理单元将交叉开关端口分配给虚拟通道,提升互连网络利用效率与吞吐量,并且可避免死锁,自适应路径计算器采用链路状态路由算法在最短路径中挑选出解决传输中网络各路径带宽分配不合理的问题,防止拥塞,提升数据传输效率。
-
公开(公告)号:CN116302097A
公开(公告)日:2023-06-23
申请号:CN202211042527.1
申请日:2022-08-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及基于自旋锁的多核处理器共享数据访问设计方法。本发明设计了两个4N位抗辐射加固原子锁寄存器,可以实现两个寄存器原子锁,每个寄存器可以分为高2N位和低2N位两个部分,其中低2N位保存正在申请该寄存器原子锁的处理器核的识别号COREn_ID,高2N位保存当前获取该寄存器原子锁的处理器核的识别号LOCKn_ID。本发明可以减少多核任务调度中访问共享数据的原子操作对软件算法的依赖性,进而减少由于针对原子操作软件算法的恶意攻击而造成的线程执行错误,是一种高安全、高可靠的多核调度原子锁实现方法。
-
公开(公告)号:CN114416632A
公开(公告)日:2022-04-29
申请号:CN202111626869.3
申请日:2021-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F15/167
Abstract: 本发明涉及一种基于多总线协议灵活转换的两级缓存互联结构,由复位管理单元、总线协议转换单元、读请求处理单元、写请求处理单元、侦听请求处理单元和可编程仲裁单元组成,每个处理器核都有单独的互联单元来实现与二级缓存的互连通信,可以同时接收各个核发出的请求。复位管理单元可以实现二级缓存在复位后自动刷新功能。总线协议转换单元可以实现处理器核接口与二级缓存接口不同协议之间的转换。读请求处理单元与写请求处理单元分别对读操作和写操作进行分类处理,侦听请求处理单元实现两级缓存之间侦听请求信息的处理。可编程仲裁单元根据不同的仲裁配置实现各个处理器核与二级缓存之间读写及侦听信息的传输。
-
公开(公告)号:CN217506542U
公开(公告)日:2022-09-27
申请号:CN202220736061.4
申请日:2022-03-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/273 , H04L69/18 , G06F13/40
Abstract: 一种支持多种传输协议的SoC功能验证板,包括被测SoC处理器、存储模块、MAC、RS422接口、PCIE、RapidIO、SpaceWire、晶振插座、扩展连接器、DC模块、拨码开关,被测SoC处理器分别与存储模块、MAC、RS422接口、PCIE、RapidIO、SpaceWire、晶振插座、扩展连接器、DC模块连接、拨码开关,DC模块的输入端与外部供电电源连接,DC模块的输出端分别连接存储模块、MAC、RS422接口、PCIE、RapidIO、SpaceWire进行供电,被测SoC处理器通过RS422接口、MAC、PCIE、RapidIO、SpaceWire中任意一种总线接口进行数据传输及调试验证。
-
-
-
-
-