基于断言的存储器控制器接口时序参数化验证系统

    公开(公告)号:CN106847344A

    公开(公告)日:2017-06-13

    申请号:CN201611194032.5

    申请日:2016-12-21

    Abstract: 基于断言的存储器控制器接口时序参数化验证系统,涉及集成电路验证技术领域;其中,配置单元:将配置参数传输至断言文件库;控制单元:将控制参数传输至断言文件库;断言文件库:根据配置参数和控制参数的数值选择验证所需的断言文件;验证所需的断言文件:对接口信号时序和接口信号时序要求进行匹配,生成匹配信息,传输至检测单元;待验证存储器控制器:将接口信号时序传输至验证所需的断言文件;根据失败匹配信息对接口信号时序进行修改;检测单元:当检测到匹配失败信号时,将失败匹配信息传输至待验证存储器控制器;本发明提供基于断言的存储器控制器接口时序参数化验证系统,能够大量节省验证时间,降低工作难度,并提高验证的准确性。

    一种适用于多核系统的核内双向定时器

    公开(公告)号:CN117784881A

    公开(公告)日:2024-03-29

    申请号:CN202311676497.4

    申请日:2023-12-07

    Abstract: 一种适用于多核系统的核内双向定时器,包含升计时器、倒计时器、加法器和核内定时器中断模块;内核时钟的输出分别连接加法器和核内定时器中断模块;升计时器用于实现绝对时间点计时功能,将配置的绝对时间点发送至核内定时器中断模块;倒计时器用于实现相对时间点计时功能,将配置的倒计时值发送至加法器;加法器将配置的倒计时值转换为升计时值,通过升计时器将转换的升计时值发送至核内定时器中断模块;核内定时器中断模块,根据内核时钟时间值结合配置的绝对时间点,内核时钟升计时到该绝对时间点则产生中断信号,通知中断控制器定时结束;根据内核时钟时间值结合升计时值,在倒计时值减到0时产生中断信号,通知中断控制器定时结束。

    一种基于DRP的FPGA内嵌Interlaken IP测试方法及系统

    公开(公告)号:CN118567924A

    公开(公告)日:2024-08-30

    申请号:CN202410699729.6

    申请日:2024-05-31

    Abstract: 本发明公开了一种基于DRP的FPGA内嵌Interlaken IP测试方法,包括以下步骤:针对测试项的要求,按照Interlaken协议规范配置BIST控制器,设定测试采用的PRBS码型;通过DRP接口重配置Interlaken IP;产生对应的PRBS码型测试数据;按照协议将测试数据封装成数据包发送到Interlaken IP;将由Interlaken IP发出的输出信号解析成输出数据与预期值做比较,根据比较结果判断Interlaken IP在该测试向量下是否运行正常;完成该测试向量后,产生下一条测试向量,直至完成该测试项内的所有测试向量;在完成一项功能测试后,根据下一项测试项的要求重配置BIST控制器和DRP接口,直至Interlaken IP功能测试全部完成。本发明能够针对测试项基于DRP动态重配置FPGA内嵌Interlaken IP的参数,有效减少测试过程中整片FPGA的配置次数,从而降低总体的测试时间,提升测试效率,降低测试成本。

    基于断言的存储器控制器接口时序参数化验证系统

    公开(公告)号:CN106847344B

    公开(公告)日:2019-11-19

    申请号:CN201611194032.5

    申请日:2016-12-21

    Abstract: 基于断言的存储器控制器接口时序参数化验证系统,涉及集成电路验证技术领域;其中,配置单元:将配置参数传输至断言文件库;控制单元:将控制参数传输至断言文件库;断言文件库:根据配置参数和控制参数的数值选择验证所需的断言文件;验证所需的断言文件:对接口信号时序和接口信号时序要求进行匹配,生成匹配信息,传输至检测单元;待验证存储器控制器:将接口信号时序传输至验证所需的断言文件;根据失败匹配信息对接口信号时序进行修改;检测单元:当检测到匹配失败信号时,将失败匹配信息传输至待验证存储器控制器;本发明提供基于断言的存储器控制器接口时序参数化验证系统,能够大量节省验证时间,降低工作难度,并提高验证的准确性。

Patent Agency Ranking