公开(公告)号：CN112257364A

公开(公告)日：2021-01-22

申请号：CN202011143632.5

申请日：2020-10-23

Applicant: 北京大学

Inventor： 郭资政 ,  黃琮蔚 ,  林亦波

IPC: G06F30/3315 ,  G06F115/10

Abstract: 本发明公布了一种GPU加速计算的集成电路静态时序分析方法，包括：计算RC时延和进行延迟更新；将输入电路信息表示为电路结构图，对电路结构图进行扁平化，将电路结构图中的边关系表示为父结点指针或压缩邻接表形式，并设计电路结构图上的动态规划和拓扑排序算法，设计集成电路的静态时序分析的GPU算法；GPU算法符合单指令多线程体系结构，使得CPU‑GPU计算任务的时间合并。采用本发明提供的技术方案，能够降低集成电路静态时序分析的成本，进而提升时序驱动的芯片设计自动化算法的性能。

公开(公告)号：CN115204082A

公开(公告)日：2022-10-18

申请号：CN202110377250.7

申请日：2021-04-08

Applicant: 北京大学

Inventor： 郭资政 ,  林亦波 ,  黃琮蔚

IPC: G06F30/3315 ,  G06F30/396

Abstract: 本发明公布了一种集成电路静态时序分析中的路径分析方法，包括步骤：电路结构初始化，基于时钟树深度枚举的分组延迟信息计算和候选路径的生成与合并；将集成电路表示为有根的时钟树和有向无环图；其中的节点表示电路的管脚，边表示管脚之间的连接关系；每条边都标记信号传送的最小和最大时延；将时钟树按指定深度进行分组，通过基于分组约束的时延传播算法计算得到节点的分组延迟信息；对时钟树每个深度迭代生成候选时序违例路径并进行筛选合并，取松弛值前k小的路径，得到时序违例最严重的前k条路径结果。通过本发明能够支持公共悲观路径消除，提升路径分析方法的通用性和效率，可达到最高百倍的计算加速效果。

公开(公告)号：CN113836846B

公开(公告)日：2023-10-17

申请号：CN202111070324.9

申请日：2021-09-13

Applicant: 北京大学

Inventor： 林亦波 ,  郭资政 ,  黃琮蔚

IPC: G06F30/327 ,  G06F30/3315

Abstract: 本发明公布了一种GPU加速计算的集成电路无悲观路径分析方法，包括步骤：电路结构扁平化，电路结构分层预处理，多GPU并行候选路径生成，全局候选路径合并。其中，多GPU并行候选路径生成包括步骤：多GPU任务分配，延迟分组初始化，并行延迟传播，并行渐进候选路径生成，并行局部候选路径预合并。本发明通过引入算法和数据结构的等价变换，在多个GPU上并行地完成无悲观时序分析中的密集计算，实现使用CPU完成多GPU之间的数据和控制调度工作。通过单CPU‑多GPU异构计算模型的协同配合，相比原有CPU算法可得到数十倍的性能提升，大幅降低无悲观路径分析的计算成本，可推广应用于芯片设计自动化技术领域。

公开(公告)号：CN112257364B

公开(公告)日：2022-05-20

申请号：CN202011143632.5

申请日：2020-10-23

Applicant: 北京大学

Inventor： 郭资政 ,  黃琮蔚 ,  林亦波

IPC: G06F30/3315 ,  G06F115/10

Abstract: 本发明公布了一种GPU加速计算的集成电路静态时序分析方法，包括：计算RC时延和进行延迟更新；将输入电路信息表示为电路结构图，对电路结构图进行扁平化，将电路结构图中的边关系表示为父结点指针或压缩邻接表形式，并设计电路结构图上的动态规划和拓扑排序算法，设计集成电路的静态时序分析的GPU算法；GPU算法符合单指令多线程体系结构，使得CPU‑GPU计算任务的时间合并。采用本发明提供的技术方案，能够降低集成电路静态时序分析的成本，进而提升时序驱动的芯片设计自动化算法的性能。

公开(公告)号：CN113836846A

公开(公告)日：2021-12-24

申请号：CN202111070324.9

申请日：2021-09-13

Applicant: 北京大学

Inventor： 林亦波 ,  郭资政 ,  黃琮蔚

IPC: G06F30/327 ,  G06F30/3315

Abstract: 本发明公布了一种GPU加速计算的集成电路无悲观路径分析方法，包括步骤：电路结构扁平化，电路结构分层预处理，多GPU并行候选路径生成，全局候选路径合并。其中，多GPU并行候选路径生成包括步骤：多GPU任务分配，延迟分组初始化，并行延迟传播，并行渐进候选路径生成，并行局部候选路径预合并。本发明通过引入算法和数据结构的等价变换，在多个GPU上并行地完成无悲观时序分析中的密集计算，实现使用CPU完成多GPU之间的数据和控制调度工作。通过单CPU‑多GPU异构计算模型的协同配合，相比原有CPU算法可得到数十倍的性能提升，大幅降低无悲观路径分析的计算成本，可推广应用于芯片设计自动化技术领域。