-
公开(公告)号:CN103872140B
公开(公告)日:2017-09-29
申请号:CN201410081196.1
申请日:2014-03-06
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , B82Y10/00
Abstract: 本发明公开了一种基于纳米线的平面环栅晶体管及其制备方法,其结构为:导电沟道材料是平行于衬底的低阻纳米线;栅介质和栅电极依次沿纳米线径向包围低阻纳米线;源漏电极和栅介质、栅电极在纳米线侧壁处有一定间隙;源漏电极包围低阻纳米线。本发明还公开了上述平面环栅晶体管制备方法,先制备栅电极,然后再制备源漏电极;首先形成栅电极窗口,用原子层淀积方法生长栅介质层及蒸镀栅电极,然后镀金属膜形成源漏电极;低阻接触电阻为对本征或低掺杂纳米线重掺杂或者与金属合金的方法获得。该晶体管结构和制备方法能够制备出沟道较短的器件,并有效减少寄生电容,加强栅级对沟道的调控能力,从而提高器件的性能。
-
公开(公告)号:CN109881247A
公开(公告)日:2019-06-14
申请号:CN201910194043.0
申请日:2019-03-14
Applicant: 北京大学
Abstract: 本发明公开一种弯折SnTe单晶纳米线的制备方法,步骤包括:在Si/SiO2片表面镀上一层金膜,作为衬底;将上述衬底和SnTe粉末源放入石英管中,再将该石英管放入管式加热炉中,采用不参与反应的气体作为清洗气体,通过反复充气排气方式排尽管式加热炉中空气;以氩气作为载气,使SnTe粉末位于加热炉正中间,衬底位于载气流动的下游,启动管式加热炉进行加热升温,于一生长条件下生长纳米线;将管式加热炉向载气流动的下游移动一段距离,继续在同样的生长条件下生长弯折部分的纳米线;自然降温,获得弯折SnTe单晶纳米线。
-
公开(公告)号:CN103872140A
公开(公告)日:2014-06-18
申请号:CN201410081196.1
申请日:2014-03-06
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , B82Y10/00
CPC classification number: H01L29/0669 , H01L29/66477
Abstract: 本发明公开了一种基于纳米线的平面环栅晶体管及其制备方法,其结构为:导电沟道材料是平行于衬底的低阻纳米线;栅介质和栅电极依次沿纳米线径向包围低阻纳米线;源漏电极和栅介质、栅电极在纳米线侧壁处有一定间隙;源漏电极包围低阻纳米线。本发明还公开了上述平面环栅晶体管制备方法,先制备栅电极,然后再制备源漏电极;首先形成栅电极窗口,用原子层淀积方法生长栅介质层及蒸镀栅电极,然后镀金属膜形成源漏电极;低阻接触电阻为对本征或低掺杂纳米线重掺杂或者与金属合金的方法获得。该晶体管结构和制备方法能够制备出沟道较短的器件,并有效减少寄生电容,加强栅级对沟道的调控能力,从而提高器件的性能。
-
公开(公告)号:CN103531635B
公开(公告)日:2016-03-16
申请号:CN201310508655.5
申请日:2013-10-24
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种基于纳米线的立式环栅晶体管及其制备方法,结构为:导电沟道材料是垂直于衬底的本征或低掺杂纳米线;在本征或低掺杂纳米线之上并无间隙连接的是低阻纳米线;源电极、栅介质和栅电极依次自下而上包围本征或低掺杂纳米线;源电极和栅介质、栅介质和栅电极在纳米线侧壁处无间隙相连;漏电极包围低阻纳米线;在电极之间有三层隔离层。本发明还提供了上述晶体管制备方法,源电极和栅电极都是采用先镀金属膜,然后以BCB为掩膜腐蚀掉BCB以上金属的方法;低阻纳米线为对本征或低掺杂纳米线重掺杂或者与金属合金的方法获得。该短沟道晶体管结构和制备方法能够制备出沟道较短的器件,并有效减少寄生电阻和寄生电容,提高器件的性能。
-
公开(公告)号:CN103531635A
公开(公告)日:2014-01-22
申请号:CN201310508655.5
申请日:2013-10-24
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7827 , H01L29/42356 , H01L29/66666
Abstract: 本发明公开了一种基于纳米线的立式环栅晶体管及其制备方法,结构为:导电沟道材料是垂直于衬底的本征或低掺杂纳米线;在本征或低掺杂纳米线之上并无间隙连接的是低阻纳米线;源电极、栅介质和栅电极依次自下而上包围本征或低掺杂纳米线;源电极和栅介质、栅介质和栅电极在纳米线侧壁处无间隙相连;漏电极包围低阻纳米线;在电极之间有三层隔离层。本发明还提供了上述晶体管制备方法,源电极和栅电极都是采用先镀金属膜,然后以BCB为掩膜腐蚀掉BCB以上金属的方法;低阻纳米线为对本征或低掺杂纳米线重掺杂或者与金属合金的方法获得。该短沟道晶体管结构和制备方法能够制备出沟道较短的器件,并有效减少寄生电阻和寄生电容,提高器件的性能。
-
公开(公告)号:CN105019028B
公开(公告)日:2018-06-22
申请号:CN201510408173.1
申请日:2015-07-13
Applicant: 北京大学
Abstract: 本发明公开了一种制备特定形貌和晶体结构的InAs纳米线的方法,通过调节载气流速,可以有效地控制纳米线的形貌和晶体结构。本发明为实现低成本高有效地生长InAs纳米线提供了参考,为CVD生长纳米线的可控性方面提供了部分指导意义。同时本发明对深入了解和研究孪晶超点阵纳米线的成核生长机制有十分重要的意义。
-
公开(公告)号:CN105679655A
公开(公告)日:2016-06-15
申请号:CN201610055102.2
申请日:2016-01-27
Applicant: 北京大学
CPC classification number: H01L21/02381 , B82Y30/00 , B82Y40/00 , H01L21/02414 , H01L21/02546 , H01L21/02549 , H01L21/02603 , H01L21/02631 , H01L21/02661
Abstract: 本发明提供一种Ⅲ-Ⅴ族半导体纳米线的制备方法,包括如下步骤:1)Si/SiO2衬底经过净化处理后,在表面滴撒金颗粒水溶液,再使水分完全挥发;2)将步骤1)处理过的Si/SiO2衬底和一种Ⅲ-Ⅴ族半导体粉末分开置于同一硬玻璃管中加热并排气,然后冷却,密封;3)将步骤2)处理过的硬玻璃管通过加热装置高温加热,然后降温获得Ⅲ-Ⅴ族半导体纳米线。本制备方法使得纳米线的制备过程更加简化,具有通用性,降低了制备成本,能够将制备完成的纳米线直接保存在真空环境中,防止因接触空气而氧化,大大提高了纳米线制备的可靠性。
-
公开(公告)号:CN105019028A
公开(公告)日:2015-11-04
申请号:CN201510408173.1
申请日:2015-07-13
Applicant: 北京大学
Abstract: 本发明公开了一种制备特定形貌和晶体结构的InAs纳米线的方法,通过调节载气流速,可以有效地控制纳米线的形貌和晶体结构。本发明为实现低成本高有效地生长InAs纳米线提供了参考,为CVD生长纳米线的可控性方面提供了部分指导意义。同时本发明对深入了解和研究孪晶超点阵纳米线的成核生长机制有十分重要的意义。
-
公开(公告)号:CN104979403A
公开(公告)日:2015-10-14
申请号:CN201510260091.7
申请日:2015-05-20
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336 , H01L29/423
CPC classification number: H01L29/78 , H01L29/42356 , H01L29/66477
Abstract: 本发明公开了一种导电沟道全包裹纳米线平面环栅场效应器件及其制备方法,其结构为:衬底;悬浮且平行于衬底的纳米线以及位于衬底之上并径向包围所述纳米线的依次排列的源电极、栅电极和漏电极;所述场效应器件的导电沟道是被栅电极径向包围的纳米线,所述栅电极与所述纳米线之间具有栅介质,所述导电沟道被所述栅介质和栅电极全包裹;源漏电极和栅电极有一定区域的重叠,但重叠部分由栅介质隔开。本发明能够制备出栅极导电沟道全包裹的场效应器件,能有效提高栅级对沟道的调控能力,从而提高器件的性能。
-
公开(公告)号:CN109881247B
公开(公告)日:2020-05-22
申请号:CN201910194043.0
申请日:2019-03-14
Applicant: 北京大学
Abstract: 本发明公开一种弯折SnTe单晶纳米线的制备方法,步骤包括:在Si/SiO2片表面镀上一层金膜,作为衬底;将上述衬底和SnTe粉末源放入石英管中,再将该石英管放入管式加热炉中,采用不参与反应的气体作为清洗气体,通过反复充气排气方式排尽管式加热炉中空气;以氩气作为载气,使SnTe粉末位于加热炉正中间,衬底位于载气流动的下游,启动管式加热炉进行加热升温,于一生长条件下生长纳米线;将管式加热炉向载气流动的下游移动一段距离,继续在同样的生长条件下生长弯折部分的纳米线;自然降温,获得弯折SnTe单晶纳米线。
-
-
-
-
-
-
-
-
-