-
公开(公告)号：CN104516830B
公开(公告)日：2018-06-08
申请号：CN201410498013.6
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F12/0888 , G06F12/1036
CPC classification number: G06F12/1045 , G06F12/00 , G06F12/0802 , G06F12/0808 , G06F12/0888 , G06F12/1027 , G06F12/1036
Abstract: 本发明的各实施例涉及多阶段地址转换中的转换旁路。一种支持虚拟化的计算机系统可以保持多个地址空间。每个客户机操作系统使用客户机虚拟地址(GVA)，这些客户机虚拟地址被转换成客户机物理地址(GPA)。对一个或多个客户机操作系统进行管理的超管理器将GPA转换成根物理地址(RPA)。合并转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的转换，从而能够实现更快的地址转换和存储器访问。MTLB作为多个不同的高速缓存可以是逻辑上可访问的，并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。可以基于控制配置和所接收到的地址的属性选择性地旁路对MTLB的高速缓存的查找。
-
公开(公告)号：CN106031107A
公开(公告)日：2016-10-12
申请号：CN201480076494.X
申请日：2014-12-30
Applicant: 凯为公司
IPC: H04L12/947 , H04L12/721
CPC classification number: H04L45/74 , H04L45/36 , H04L45/566 , H04L47/821 , H04L49/25 , H04L69/22
Abstract: 电路操作以便管理网络分组处理器中的分组的传输。电路包括分组描述符管理器(PDM)、分组调度引擎(PSE)以及分组引擎和缓冲模块(PEB)。PDM根据命令信号生成元分组和描述符，其中命令信号标识要由电路传输的分组。PSE通过网络拓扑来对分组进行建模，以基于建模来确定要在大量分组中传输该分组的顺序。一旦分组被调度用于传输，则PEB对分组执行处理操作以基于在描述符中所指示的指令来产生经处理的分组。PEB然后使得经处理的分组朝着目的地被传输。
-
公开(公告)号：CN104516475A
公开(公告)日：2015-04-15
申请号：CN201410498360.9
申请日：2014-09-25
Applicant: 凯为公司
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
公开(公告)号：CN104516833B
公开(公告)日：2018-02-06
申请号：CN201410498401.4
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F12/10
CPC classification number: G06F12/1027 , G06F12/1036 , G06F2212/151
Abstract: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地，一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA)，这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换，从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址，并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。
-
公开(公告)号：CN106104501A
公开(公告)日：2016-11-09
申请号：CN201480076878.1
申请日：2014-12-30
Applicant: 凯为公司
IPC: G06F13/16
CPC classification number: G06F3/0608 , G06F3/0631 , G06F3/0659 , G06F3/0673 , G06F13/1657
Abstract: 根据至少一个示例实施例，多芯片系统包括被配置成彼此进行通信并且分享资源的多个芯片设备。根据至少一个示例实施例，在多芯片系统中存储器分配的方法包括：由多芯片系统中的一个或多个自由池分配器(FPA)管理自由缓冲区指针池列表。基于由一个或多个自由池分配器(FPA)所管理的自由缓冲区指针池列表，存储器分配器(MA)硬件部件分配与多芯片系统的芯片设备相关联的自由缓冲区至与工作项目相关联的数据。根据至少一个方面，与工作项目相关联的数据表示数据分组。
-
Patent Agency Ranking
公开(公告)号：CN107272876A
公开(公告)日：2017-10-20
申请号：CN201710532160.4
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F1/32
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
公开(公告)号：CN103946803B
公开(公告)日：2017-09-29
申请号：CN201280056472.8
申请日：2012-09-19
Applicant: 凯为公司
CPC classification number: G06F9/5027 , G06F9/4881 , G06F2209/509
Abstract: 提交至协处理器的工作进入通过多个输入队列之一，用于提供不同服务质量等级。响应于网络服务处理器中缺乏处理资源，内存中链表存储该网络服务处理器有待执行的工作。响应于该网络服务处理器中的处理资源的可获得性，将该工作从这些内存中链表移回至该网络服务处理器。
-
公开(公告)号：CN104516475B
公开(公告)日：2017-07-21
申请号：CN201410498360.9
申请日：2014-09-25
Applicant: 凯为公司
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
公开(公告)号：CN104516686A
公开(公告)日：2015-04-15
申请号：CN201410521310.8
申请日：2014-09-30
Applicant: 凯为公司
Abstract: 本发明的实施例涉及使用原子序列支持宽操作的方法和装置。通过扩充被设计为启动原子序列的加载操作并且扩充典型地终止原子序列的条件存储操作来达成宽原子序列的实现。扩充的加载操作被设计为除了启动原子序列之外还分配内存缓冲区。条件存储操作被扩充以对于存储在其中的任何数据检查所分配的内存缓冲区。如果在内存缓冲区中检测到一个或多个数据字，则条件存储操作将所检测到的数据字(多个)和被提供作为操作数的另一个字存储在内存位置的串接中。所达成的宽原子序列使得硬件系统能够支持宽内存操作和通常的宽操作。
-
公开(公告)号：CN103946803A
公开(公告)日：2014-07-23
申请号：CN201280056472.8
申请日：2012-09-19
Applicant: 凯为公司
CPC classification number: G06F9/5027 , G06F9/4881 , G06F2209/509
Abstract: 提交至协处理器的工作进入通过多个输入队列之一，用于提供不同服务质量等级。响应于网络服务处理器中缺乏处理资源，内存中链表存储该网络服务处理器有待执行的工作。响应于该网络服务处理器中的处理资源的可获得性，将该工作从这些内存中链表移回至该网络服务处理器。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.02 seconds)
