-
公开(公告)号：CN104883169A
公开(公告)日：2015-09-02
申请号：CN201510064815.0
申请日：2015-02-06
Applicant: 凯为公司
IPC: H03K17/687
Abstract: 本申请涉及一种用于功率门控芯片器件中的硬件部件的方法和装置。根据至少一个示例实施例，半导体器件被配置为通过被耦合至硬件部件的晶体管来门控去往硬件部件的电源。该晶体管由控制器以限制在转换时段期间耗散至硬件部件的电流的方式来操作。该控制器被配置为在转换时段期间通过控制去往晶体管的至少一个输入信号来逐渐开启或关断硬件部件。逐渐开启或关断硬件部件会减少经过硬件部件的电流泄露并减小对被耦合至硬件部件的接地参考的任意电势干扰。
-
公开(公告)号：CN104636203B
公开(公告)日：2018-05-04
申请号：CN201410641566.2
申请日：2014-11-13
Applicant: 凯为公司
IPC: G06F9/50 , G06F12/1027 , G06F12/1009
Abstract: 本发明的各实施方式总体上涉及用于通过较少位来表示处理器上下文的方法和装置。具体地，根据至少一个示例实施方式，一种方法和对应处理器器件包括维护将未压缩的进程上下文标识符映射到对应压缩的标识符的翻译表，所述未压缩的进程上下文标识符和所述对应压缩的标识符与地址空间或对应计算机进程相关联。所述压缩的标识符被用于探测或访问执行与计算机进程相关联的操作时所述处理器器件的一个或多个结构。
-
公开(公告)号：CN105608051A
公开(公告)日：2016-05-25
申请号：CN201510778947.X
申请日：2015-11-13
Applicant: 凯为公司
IPC: G06F15/80
Abstract: 本发明的各实施方式总体上涉及在64位数据路径上实现128位SIMD操作。具体地，涉及一种用于实现包括第一大小的操作数和第二大小的数据路径的处理器架构的方法。该第二大小不同于该第一大小。给出第一阵列寄存器和第二阵列寄存器，该第一阵列和第二阵列的每个寄存器是第二大小，分别从第一阵列和第二阵列选择第一寄存器和对应的第二寄存器以执行第一大小的操作。这允许通过软件与硬件处理器交互的用户提供数据路径位宽而不是寄存器位宽的数据。优势在于，用户可以不知道寄存器的大小。
-
Patent Agency Ranking
公开(公告)号：CN104636203A
公开(公告)日：2015-05-20
申请号：CN201410641566.2
申请日：2014-11-13
Applicant: 凯为公司
Abstract: 本发明的各实施方式总体上涉及用于通过较少位来表示处理器上下文的方法和装置。具体地，根据至少一个示例实施方式，一种方法和对应处理器器件包括维护将未压缩的进程上下文标识符映射到对应压缩的标识符的翻译表，所述未压缩的进程上下文标识符和所述对应压缩的标识符与地址空间或对应计算机进程相关联。所述压缩的标识符被用于探测或访问执行与计算机进程相关联的操作时所述处理器器件的一个或多个结构。
-
公开(公告)号：CN104516475A
公开(公告)日：2015-04-15
申请号：CN201410498360.9
申请日：2014-09-25
Applicant: 凯为公司
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
公开(公告)号：CN104883169B
公开(公告)日：2018-05-04
申请号：CN201510064815.0
申请日：2015-02-06
Applicant: 凯为公司
IPC: H03K17/687
Abstract: 本申请涉及一种用于功率门控芯片器件中的硬件部件的方法和装置。根据至少一个示例实施例，半导体器件被配置为通过被耦合至硬件部件的晶体管来门控去往硬件部件的电源。该晶体管由控制器以限制在转换时段期间耗散至硬件部件的电流的方式来操作。该控制器被配置为在转换时段期间通过控制去往晶体管的至少一个输入信号来逐渐开启或关断硬件部件。逐渐开启或关断硬件部件会减少经过硬件部件的电流泄露并减小对被耦合至硬件部件的接地参考的任意电势干扰。
-
公开(公告)号：CN107272876A
公开(公告)日：2017-10-20
申请号：CN201710532160.4
申请日：2014-09-25
Applicant: 凯为公司
IPC: G06F1/32
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
公开(公告)号：CN104516475B
公开(公告)日：2017-07-21
申请号：CN201410498360.9
申请日：2014-09-25
Applicant: 凯为公司
Abstract: 本发明的各实施方式总体上涉及用于管理多核片上系统上的全局芯片功率的方法和装置。具体地，根据至少一个示例实施例，一种用于控制多核处理器芯片中的功率的方法及相应的装置包括：在该多核处理器芯片内的一个控制器处积累与该多核处理器芯片内的多个内核处理器相关联的一个或多个功率估计值。基于一个累加功率估计值确定一个全局功率阈值，至少部分地基于所积累的该一个或多个功率估计值确定该累加功率估计值。该控制器使得基于所确定的该全局功率阈值控制这些内核处理器中的每一个内核处理器处的功率损耗。该控制器可以直接控制这些内核处理器处的功率损耗或可以命令这些内核处理器这样做。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
