公开(公告)号：CN1451175A

公开(公告)日：2003-10-22

申请号：CN01815034.9

申请日：2001-08-28

Applicant: 信越化学工业株式会社 ,  东京毅力科创株式会社

Inventor： 宫田浩二 ,  广濑润 ,  小田岛章 ,  户泽茂树 ,  久保田和宏 ,  千叶祐毅

IPC: H01L21/3065 ,  H05H1/46

CPC classification number: H01J37/3266 ,  H01J37/3408

Abstract: 在具有多个柱状的各向异性分段磁铁被环状配置的偶极环磁铁的磁控管等离子体用磁场发生装置中，更进一步，使用该磁场发生装置的蚀刻装置和方法中，通过控制相对于被实施了蚀刻等的等离子体处理的晶片(被处理体)的处理面的磁场方向，可以提高晶片处理面整体的等离子体处理的均一性。

公开(公告)号：CN100568461C

公开(公告)日：2009-12-09

申请号：CN01815034.9

申请日：2001-08-28

Applicant: 信越化学工业株式会社 ,  东京毅力科创株式会社

Inventor： 宫田浩二 ,  广濑润 ,  小田岛章 ,  户泽茂树 ,  久保田和宏 ,  千叶祐毅

IPC: H01L21/3065 ,  H05H1/46

CPC classification number: H01J37/3266 ,  H01J37/3408

Abstract: 在具有多个柱状的各向异性分段磁铁被环状配置的偶极环磁铁的磁控管等离子体用磁场发生装置中，更进一步，使用该磁场发生装置的蚀刻装置和方法中，通过控制相对于被实施了蚀刻等的等离子体处理的晶片(被处理体)的处理面的磁场方向，可以提高晶片处理面整体的等离子体处理的均一性。

公开(公告)号：CN101127321A

公开(公告)日：2008-02-20

申请号：CN200710146512.9

申请日：2007-08-17

Applicant: 东京毅力科创株式会社

Inventor： 浅子龙一 ,  千叶祐毅 ,  久保田和宏

IPC: H01L21/768 ,  H01L21/3105 ,  H01L21/311

CPC classification number: H01L21/31138 ,  H01L21/02063 ,  H01L21/31058 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76814 ,  H01L21/76826

Abstract: 本发明提供一种半导体装置的制造方法。在利用含有F的气体对作为被蚀刻膜的含有Si的低介电常数膜进行蚀刻后、直至将蚀刻掩模除去的期间，即使含有Si的低介电常数膜的被蚀刻部分暴露于NH3系气体，也能够使损伤恢复，从而能够制造电气特性和可靠性优异的半导体装置。在形成于半导体基板上的含有Si的低介电常数膜上形成具有规定的电路图案的蚀刻掩模，利用含有F的气体通过蚀刻掩模对含有Si的低介电常数膜进行蚀刻，形成槽或孔，在蚀刻后，利用使用NH3气体的灰化将蚀刻掩模除去，并将此时生成的生成物除去，然后，通过供给规定的恢复气体，使含有Si的低介电常数膜由于直到将蚀刻掩模除去的工序为止的工序而受到的损伤恢复。

公开(公告)号：CN100508163C

公开(公告)日：2009-07-01

申请号：CN200710146512.9

申请日：2007-08-17

Applicant: 东京毅力科创株式会社

Inventor： 浅子龙一 ,  千叶祐毅 ,  久保田和宏

IPC: H01L21/768 ,  H01L21/3105 ,  H01L21/311

CPC classification number: H01L21/31138 ,  H01L21/02063 ,  H01L21/31058 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76814 ,  H01L21/76826

Abstract: 本发明提供一种半导体装置的制造方法。在利用含有F的气体对作为被蚀刻膜的含有Si的低介电常数膜进行蚀刻后、直至将蚀刻掩模除去的期间，即使含有Si的低介电常数膜的被蚀刻部分暴露于NH3系气体，也能够使损伤恢复，从而能够制造电气特性和可靠性优异的半导体装置。在形成于半导体基板上的含有Si的低介电常数膜上形成具有规定的电路图案的蚀刻掩模，利用含有F的气体通过蚀刻掩模对含有Si的低介电常数膜进行蚀刻，形成槽或孔，在蚀刻后，利用使用NH3气体的灰化将蚀刻掩模除去，并将此时生成的生成物除去，然后，通过供给规定的恢复气体，使含有Si的低介电常数膜由于直到将蚀刻掩模除去的工序为止的工序而受到的损伤恢复。

公开(公告)号：CN119256390A

公开(公告)日：2025-01-03

申请号：CN202380042176.0

申请日：2023-05-30

Applicant: 东京毅力科创株式会社

Inventor： 佐佐木凛 ,  细谷正德 ,  千叶祐毅 ,  伊藤骏 ,  西出大亮 ,  大类贵俊 ,  斋藤悠人

IPC: H01L21/3065

Abstract: 所公开的蚀刻方法包括：工序(a)，在腔室内准备基板；工序(b)，在基板上形成沉积物；工序(c)，通过从由处理气体生成的等离子体向沉积物供给离子，对沉积物进行改性；及工序(d)，在工序(c)之后，使用等离子体对电介质膜进行蚀刻。基板包括电介质膜和掩模。沉积物从由处理气体生成的等离子体被供给，该处理气体包含含有氟及碳的气体成分。工序(c)中的源高频电力的功率水平为工序(b)中的源高频电力的功率水平以下。工序(c)中的电偏压的水平高于工序(b)中的电偏压的水平，或者在工序(b)中不供给电偏压。工序(d)中的电偏压的水平高于工序(c)中的电偏压的水平。

公开(公告)号：CN117751433A

公开(公告)日：2024-03-22

申请号：CN202280050973.9

申请日：2022-06-27

Applicant: 东京毅力科创株式会社

Inventor： 横山乔大 ,  浦川理史 ,  千叶祐毅

IPC: H01L21/3065 ,  H01L21/768 ,  H01L21/3205

Abstract: 蚀刻方法包括以下工序：提供具备包含含硅层的蚀刻对象层和包含金属的掩模的基板，所述掩模设置在蚀刻对象层上，具有由侧壁规定的开口；供给包含含金属气体的处理气体；以及从处理气体生成等离子体，在掩模的上部和侧壁形成含有金属的保护层并且经由开口对蚀刻对象层进行蚀刻。

公开(公告)号：CN100365772C

公开(公告)日：2008-01-30

申请号：CN200510077409.4

申请日：2005-06-16

Applicant: 东京毅力科创株式会社

Inventor： 千叶祐毅

IPC: H01L21/302 ,  H01L21/3065

Abstract: 本发明提供一种不因流程工序的增大而导致生产率的下降，且可形成微小直径的孔等的图形，并生产性良好地制造高集成度的半导体装置的半导体装置制造方法。在半导体晶片(100)上，SiC膜(101)、低K(Low-K)膜(102)、TEOS氧化膜(103)从下侧开始按此顺序形成。而且，在有机类反射防止膜(104)上，形成有形成规定的开口图形并由ArF抗蚀剂构成的掩膜层(105)。由图(a)的状态开始，通过掩膜层(105)对有机类反射防止膜(104)进行蚀刻处理，变成图(b)的状态时，为产生等离子体，通过使所施加的高频电力的施加电力发生变化，控制在反射防止膜(104)上形成的开口部的开尺寸。

公开(公告)号：CN1710703A

公开(公告)日：2005-12-21

申请号：CN200510077409.4

申请日：2005-06-16

Applicant: 东京毅力科创株式会社

Inventor： 千叶祐毅

IPC: H01L21/302 ,  H01L21/3065

Abstract: 本发明提供一种不因流程工序的增大而导致生产率的下降，且可形成微小直径的孔等的图形，并生产性良好地制造高集成度的半导体装置的半导体装置制造方法。在半导体晶片(100)上，SiC膜(101)、低K(Low－K)膜(102)、TEOS氧化膜(103)从下侧开始按此顺序形成。而且，在有机类反射防止膜(104)上，形成有形成规定的开口图形并由ArF抗蚀剂构成的掩膜层(105)。由图(a)的状态开始，通过掩膜层(105)对有机类反射防止膜(104)进行蚀刻处理，变成图(b)的状态时，为产生等离子体，通过使所施加的高频电力的施加电力发生变化，控制在反射防止膜(104)上形成的开口部的开尺寸。