公开(公告)号：CN116368463A

公开(公告)日：2023-06-30

申请号：CN202180003113.5

申请日：2021-10-27

Applicant: 京东方科技集团股份有限公司 ,  北京大学

Inventor： 魏祥野 ,  赵铭 ,  胡伟 ,  蔡一茂 ,  何盛一 ,  白一鸣 ,  周新宇

IPC: G06F7/58

Abstract: 本公开提供了一种随机数生成器及随机数生成方法。所述随机数生成器包括：随机数产生电路，用于基于控制字生成脉冲信号，以及根据所述脉冲信号产生随机数信号，所述脉冲信号包括交替出现的第一频率信号和第二频率信号，所述第一频率信号和所述第二频率信号的比例由所述控制字控制；反馈更新电路，用于基于所述随机数产生电路输出的所述随机数信号更新所述控制字。

公开(公告)号：CN117850880A

公开(公告)日：2024-04-09

申请号：CN202410052428.4

申请日：2024-01-12

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  北京大学

Inventor： 王宗巍 ,  高鹤庭 ,  蔡一茂 ,  周新宇 ,  赵铭 ,  胡伟 ,  周子博 ,  黄如

IPC: G06F9/38 ,  G06F11/10 ,  H03M13/15

Abstract: 本发明公开一种面向高误码率存储器的三级流水线BCH译码方法，属于集成电路技术领域。本发明将译码器进行三级流水线切割，切割为伴随式生成电路、差错方程生成电路、钱氏搜索电路，其得到差错方程的代数结构并未改变，而整个译码器的译码频率得到了成倍数的增加。采用本发明提高了译码频率，增加了译码器适用系统的范围。

公开(公告)号：CN119254246A

公开(公告)日：2025-01-03

申请号：CN202411181467.0

申请日：2024-08-27

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  北京大学

Inventor： 王宗巍 ,  赵仕耿 ,  蔡一茂 ,  周新宇 ,  赵铭 ,  周子博 ,  胡伟 ,  黄如

IPC: H03M13/15

Abstract: 本发明公开了一种面向MCU级高误码率的嵌入式存储器的BCH译码方法，本发明通过复用钱氏搜索电路的验证方程子电路，结合伴随式生成电路、差错方程生成电路和计数器实现BCH译码。与以往查表译码法、BM(Berlekamp‑Massey)迭代法不同，本发明使BCH译码器电路面积得到显著降低，同时，可以自行调整钱氏搜索电路验证方程子电路的复用情况，结合实际场景，达到低译码拍次、低资源损耗的结果。

公开(公告)号：CN116208180A

公开(公告)日：2023-06-02

申请号：CN202310192640.6

申请日：2023-02-24

Applicant: 北京大学

Inventor： 蔡一茂 ,  周新宇 ,  赵铭 ,  王宗巍 ,  胡伟

IPC: H03M13/15 ,  G11C29/42

Abstract: 本发明提供了一种BCH码高效并行编解码方法，属于存储器和纠错编码领域中的BCH编解码电路实现技术领域。本发明与以往查表法不同的是，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)BCH码，本发明只需要存储k个n‑k位校验矩阵列向量的值，通过这k个n‑k位校验矩阵列向量与S伴随式值进行t轮按位异或，由按位异或值得出接收码字所对应的差错图样，并加以纠正。本发明属于硬件层面的编码和译码实现，可在一拍内完成，减少迭代算法带来的多拍译码延时，实现了BCH编译码的并行化，同时简化了编译码过程，实现资源占用的减少。