-
公开(公告)号：CN113949896A
公开(公告)日：2022-01-18
申请号：CN202111158279.2
申请日：2021-09-30
Applicant: 中央广播电视总台 , 北京格非科技股份有限公司
IPC: H04N21/231 , G06F12/0877
Abstract: 本申请实施例中提供了一种IP媒体流处理方法、装置、计算机设备及可读存储介质，包括：通过第一缓冲器和第二缓冲器同时缓存待处理IP媒体流；根据待处理IP媒体流的类型调用对应的分流策略，计算得到待处理IP媒体流的读取时间；进而在当前系统时间达到读取时间的情况下，从任一个缓冲器中读取待处理IP媒体流写入存储器，并对待处理IP媒体流进行外发，如此设计，相较于相关技术中将两路缓冲器的数据进行同步处理，本方案能够在同一时间仅从一路缓冲器中获取待处理IP媒体流，并在获取失败时切换至另一路缓冲器进行待处理IP媒体流的获取，实现了仅占用一路带宽即可保证待处理IP媒体流高效稳定获取的方案。
-
公开(公告)号：CN113949896B
公开(公告)日：2023-11-17
申请号：CN202111158279.2
申请日：2021-09-30
Applicant: 中央广播电视总台 , 北京格非科技股份有限公司
IPC: H04N21/231 , G06F12/0877
Abstract: 本申请实施例中提供了一种IP媒体流处理方法、装置、计算机设备及可读存储介质，包括：通过第一缓冲器和第二缓冲器同时缓存待处理IP媒体流；根据待处理IP媒体流的类型调用对应的分流策略，计算得到待处理IP媒体流的读取时间；进而在当前系统时间达到读取时间的情况下，从任一个缓冲器中读取待处理IP媒体流写入存储器，并对待处理IP媒体流进行外发，如此设计，相较于相关技术中将两路缓冲器的数据进行同步处理，本方案能够在同一时间仅从一路缓冲器中获取待处理IP媒体流，并在获取失败时切换至另一路缓冲器进行待处理IP媒体流的获取，实现了仅占用一路带宽即可保证待处理IP媒体流高效稳定获取的方案。
-
公开(公告)号：CN115063325A
公开(公告)日：2022-09-16
申请号：CN202210988303.3
申请日：2022-08-17
Applicant: 中央广播电视总台 , 北京格非科技股份有限公司
IPC: G06T5/00
Abstract: 本申请实施例中一种视频信号处理方法、装置、计算机设备和存储介质，涉及计算机领域。该视频信号处理方法对用户提供的RGB模式的第二变换显示查找表进行YUV模式预处理，得到YUV模式的第一变换显示查找表；当设备进行实时传输的超高清与高清视频信号互相转换时，通过提取视频信号中的初始YUV信号，并基于预先处理的YUV模式的第一变换显示查找表对该初始YUV信号进行色度空间转换，得到转换后的目标YUV信号，最后基于该目标YUV信号进行视频信号转换，解决了视频信号转换过程中的资源浪费，实现了提高视频信号转换效率的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN119011945A
公开(公告)日：2024-11-22
申请号：CN202411109109.9
申请日：2024-08-13
Applicant: 北京格非科技股份有限公司
IPC: H04N21/4363 , H04N21/6402 , H04N21/8547 , H04N21/643 , H04N21/647 , H04N7/01 , H04N7/22
Abstract: 本发明公开了一种8K/4K超高清原生IP媒体信号格式转换装置及转换方法，包括：互联的信号接处理模块、信号控制模块、和电源模块，信号处理模块的FPGA完成IP信号数据封包和解封包以及信号转换处理，信号控制模块的ARM完成与上层软件通讯以及工作参数配置；其中，信号处理模块包括依次连接的两个100G光纤网络接口、网络协议解包模块和网络协议封包模块、ST2110协议解包模块和ST2110协议封包模块、PTP时钟模块、HBM存储器和信号上下变换处理模块，信号处理模块的FPGA通过配置接口与信号控制模块的ARM相连。本发明采用嵌入式FPGA+ARM架构实现8K信号到4K信号的转换，具备整机体积小、功耗小、便携、性价比高的特点。
-
公开(公告)号：CN119011944A
公开(公告)日：2024-11-22
申请号：CN202411109105.0
申请日：2024-08-13
Applicant: 北京格非科技股份有限公司
IPC: H04N21/4363 , H04N21/458 , H04N21/488 , H04N21/643 , H04N21/647
Abstract: 本发明公开了一种多功能超高清IP播出切换器及切换方法，包括：互联的多功能信号切换模块、信号控制模块和电源模块，通过多功能信号切换模块进行IP媒体流数据捕获、分析，通过信号控制模块进行分析、汇总结果；其中，多功能信号切换模块包括依次连接的两个100G光纤网络接口、网络协议解包模块和网络协议封包模块、ST2110协议解包模块和ST2110协议封包模块、PTP时钟模块、HBM存储器、键信号发生模块、信号帧同步处理模块、信号检测处理模块、信号切换处理模块、键信号叠加处理模块、信号低码率编码处理模块、多画面合成处理模块和多画面合成处理模块上述处理模块通过配置接口与信号控制模块相连。本发明减少了信号之间的链接环节，减少信号延时以及减少设备投入，简化IP流制播系统构架，提高了设备性价比。
-
公开(公告)号：CN113271417A
公开(公告)日：2021-08-17
申请号：CN202110750039.5
申请日：2021-07-02
Applicant: 北京格非科技股份有限公司
Abstract: 本发明提供一种用于4K超高清信号的双母线延时器及延时方法，涉及信号处理技术领域，包括：主FPGA及与其连接的三个从FPGA，每个从FPGA均连接一组DDR4内存条；主FPGA与信号输入输出接口双路连接，一路直接连接信号输入输出接口，另一路通过多画面处理模块与信号输入输出接口连接；主FPGA分别连接有按键模块，I2C模块和ARM，ARM连接信号输入输出接口。本发明采用PGM(播出)和PST(监看)双母线处理方式，将播出安全性高与浪费延时中有效视音频数据极少做到了完美的结合，同时内置了垫片采集模块，保证了现场信号实时播出的完整性与安全性。
-
公开(公告)号：CN118945427A
公开(公告)日：2024-11-12
申请号：CN202411109110.1
申请日：2024-08-13
Applicant: 北京格非科技股份有限公司
IPC: H04N21/443 , H04N21/426 , H04N21/231 , H04N21/433 , G06F13/12
Abstract: 本发明公开了一种扩展片上缓存读写带宽的方法，包括：在控制访问时，基于FPGA时钟产生一个对HBM的时序控制信号；对AXI‑port进行赋值，每个AXI‑port下对应的地址通道和HBM通道有相应的地址，以构建出一个包含M个AXI‑port存储矩阵；在数据写入时，将数据均分从M个AXI‑port写入该存储矩阵；需要读出时同时从多个AXI‑port读出。本发明通过扩展HBM缓存读写带宽的技术，给高速、高带宽视音频信号提供一个有序写入和读出缓存环境，从而可以充分利用FPGA芯片的功能，实现一种多功能高集成度的视音频处理单机产品，减少信号输出延时，减少外置设备接入数量，节约系统构建成本和系统物理空间。
-
公开(公告)号：CN113271417B
公开(公告)日：2022-11-15
申请号：CN202110750039.5
申请日：2021-07-02
Applicant: 北京格非科技股份有限公司
Abstract: 本发明提供一种用于4K超高清信号的双母线延时器及延时方法，涉及信号处理技术领域，包括：主FPGA及与其连接的三个从FPGA，每个从FPGA均连接一组DDR4内存条；主FPGA与信号输入输出接口双路连接，一路直接连接信号输入输出接口，另一路通过多画面处理模块与信号输入输出接口连接；主FPGA分别连接有按键模块，I2C模块和ARM，ARM连接信号输入输出接口。本发明采用PGM(播出)和PST(监看)双母线处理方式，将播出安全性高与浪费延时中有效视音频数据极少做到了完美的结合，同时内置了垫片采集模块，保证了现场信号实时播出的完整性与安全性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.051 seconds)
