-
公开(公告)号：CN108564168B
公开(公告)日：2021-03-09
申请号：CN201810288078.6
申请日：2018-04-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种对支持多精度卷积神经网络处理器的设计方法，包括：1)针对卷积神经网络处理器所需支持的多精度中的每一个，确定在该精度下需要的片上资源，所述在该精度下需要的片上资源表示为所述卷积神经网络处理器的计算核单元的并行化参数的函数；2)根据所述计算核单元可利用的最大片上资源、以及所述卷积神经网络处理器所支持的每个精度下需要的片上资源，将所述卷积神经网络处理器的计算吞吐量或计算时延作为优化目标，计算获得针对所述计算核单元的并行化参数。
-
公开(公告)号：CN107392308A
公开(公告)日：2017-11-24
申请号：CN201710469354.4
申请日：2017-06-20
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。
-
公开(公告)号：CN107392308B
公开(公告)日：2020-04-03
申请号：CN201710469354.4
申请日：2017-06-20
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。
-
公开(公告)号：CN108564168A
公开(公告)日：2018-09-21
申请号：CN201810288078.6
申请日：2018-04-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种对支持多精度卷积神经网络处理器的设计方法，包括：1)针对卷积神经网络处理器所需支持的多精度中的每一个，确定在该精度下需要的片上资源，所述在该精度下需要的片上资源表示为所述卷积神经网络处理器的计算核单元的并行化参数的函数；2)根据所述计算核单元可利用的最大片上资源、以及所述卷积神经网络处理器所支持的每个精度下需要的片上资源，将所述卷积神经网络处理器的计算吞吐量或计算时延作为优化目标，计算获得针对所述计算核单元的并行化参数。
-
-
-
Search Results
4
records
(took 0.026 seconds)
