公开(公告)号：CN110958183B

公开(公告)日：2022-02-25

申请号：CN201911018027.2

申请日：2019-10-24

Applicant: 中国科学院计算技术研究所

Inventor： 吴婧雅 ,  卢文岩 ,  鄢贵海 ,  李晓维

IPC: H04L47/36 ,  H04L47/50 ,  H04L47/10 ,  H04L49/9057

公开(公告)号：CN110958183A

公开(公告)日：2020-04-03

申请号：CN201911018027.2

申请日：2019-10-24

Applicant: 中国科学院计算技术研究所

Inventor： 吴婧雅 ,  卢文岩 ,  鄢贵海 ,  李晓维

IPC: H04L12/805 ,  H04L12/863 ,  H04L12/801 ,  H04L12/951

Abstract: 本发明提出一种异构系统的带宽利用率提升方法及系统，包括：获取包含CPU和加速器核心的异构系统，其中CPU通过高速互联接口与加速器相连；获取带宽资源利用率的性能，根据性能确定带宽充分利用时数据包大小的阈值；按序从任务缓存池中获取待执行任务作为当前任务，判断当前任务的数据量是否小于阈值，若是，则将当前任务作为小数据包，按照任务缓存池中任务顺序依次提取待执行任务，并通过带宽累加器和小数据包累加，得到累加数据包，直到累加数据包大小大于等于阈值，将当前累加数据包打包发送至加速器核心，否则将当前任务作为大数据包，大数据包通过与阈值的比较，进行任务拆分，得到多个拆分结果，将多个拆分结果依次打包，发送至加速器核心。

公开(公告)号：CN107392308A

公开(公告)日：2017-11-24

申请号：CN201710469354.4

申请日：2017-06-20

Applicant: 中国科学院计算技术研究所

Inventor： 陆维娜 ,  卢文岩 ,  叶靖 ,  胡瑜 ,  李晓维

IPC: G06N3/063

Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。

公开(公告)号：CN111061547A

公开(公告)日：2020-04-24

申请号：CN201911018917.3

申请日：2019-10-24

Applicant: 中国科学院计算技术研究所

Inventor： 吴婧雅 ,  卢文岩 ,  鄢贵海 ,  李晓维

IPC: G06F9/48 ,  G06F9/50

Abstract: 本发明提出一种异构系统的任务调度方法及系统，包括：获取包含中央处理器和多个加速器核心的异构系统，其中中央处理器通过高速互联接口与每个加速器相连，向加速器核心依次注入预设数据量的测试任务，得到每个加速器的计算执行能力，并将测试任务通过高速互联接口依次发送到加速器核心，得到数据量与带宽需求间的定量关系；获取多个待调度任务，根据每个待调度任务的复杂度和计算执行能力，为每一个待调度任务分配对应的加速器核心，并根据每个待调度任务的数据量和定量关系，对多个待调度任务的传输顺序进行排序，通过高速互联接口传输到对应的加速器核心。本发明通过优化已调度好一组计算任务通过PCIe进行顺序传输过程，从而达到提升系统吞吐率。

公开(公告)号：CN111061547B

公开(公告)日：2023-04-11

申请号：CN201911018917.3

申请日：2019-10-24

Applicant: 中国科学院计算技术研究所

Inventor： 吴婧雅 ,  卢文岩 ,  鄢贵海 ,  李晓维

IPC: G06F9/48 ,  G06F9/50

Abstract: 本发明提出一种异构系统的任务调度方法及系统，包括：获取包含中央处理器和多个加速器核心的异构系统，其中中央处理器通过高速互联接口与每个加速器相连，向加速器核心依次注入预设数据量的测试任务，得到每个加速器的计算执行能力，并将测试任务通过高速互联接口依次发送到加速器核心，得到数据量与带宽需求间的定量关系；获取多个待调度任务，根据每个待调度任务的复杂度和计算执行能力，为每一个待调度任务分配对应的加速器核心，并根据每个待调度任务的数据量和定量关系，对多个待调度任务的传输顺序进行排序，通过高速互联接口传输到对应的加速器核心。本发明通过优化已调度好一组计算任务通过PCIe进行顺序传输过程，从而达到提升系统吞吐率。

公开(公告)号：CN107392308B

公开(公告)日：2020-04-03

申请号：CN201710469354.4

申请日：2017-06-20

Applicant: 中国科学院计算技术研究所

Inventor： 陆维娜 ,  卢文岩 ,  叶靖 ,  胡瑜 ,  李晓维

IPC: G06N3/063

Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。