-
公开(公告)号：CN116501450B
公开(公告)日：2023-10-17
申请号：CN202310745893.1
申请日：2023-06-25
Applicant: 中国科学院计算技术研究所 , 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种翻译控制方法、二进制翻译方法、指令执行方法及装置，涉及计算机技术领域。其中的翻译控制方法包括：对总线上传输的数据进行实时监测；在监测到宿主机发送的取指请求的情况下，记录所述取指请求对应的取指目标地址；在监测到所述取指请求对应的取指结果，且所述取指结果需要进行翻译的情况下，向二进制翻译器发送第一指示；所述第一指示用于指示所述取指目标地址对应的基本块需要进行二进制翻译；从所述取指目标地址处重新取指，得到翻译后的目标指令；将所述目标指令发送至所述宿主机。本发明实施例可以提升宿主机的指令执行效率，提升二进制翻译性能。
-
公开(公告)号：CN101464839A
公开(公告)日：2009-06-24
申请号：CN200910076546.4
申请日：2009-01-08
Applicant: 中国科学院计算技术研究所
IPC: G06F12/08
Abstract: 本发明公开了一种访存缓冲装置及方法。所述方法包括下列步骤：上行读通道收到CPU发出的读请求，根据情况，对符合缓冲操作条件的读请求进行缓存，并转发一个包含所述符合缓冲操作条件的读请求的读地址长度的读取更多数据的读请求；对不符合缓冲操作条件的读请求，直接通过下行读通道转发所述不符合缓冲操作条件的读请求；下行读通道收到读数据返回，根据情况，将所述读数据返回缓存后将其中所述读请求的读数据返回返回给CPU；或者直接将所述读数据返回返回给CPU。其能够提高内存的有效传输带宽，减小访存延迟。
-
公开(公告)号：CN117193860A
公开(公告)日：2023-12-08
申请号：CN202311035498.0
申请日：2023-08-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种乱序处理器指令发射方法，包括：当乱序处理器中发射队列的指令获得寄存器堆读端口的读权限，且该指令被取消执行时，将该指令通过该读权限得到的操作数存至操作数缓冲模块；当该指令执行时，根据该操作数在该操作数缓冲模块中的地址，直接从该操作数缓冲模块中获取该操作数，将该指令及其对应的全部操作数，发射到该乱序处理器的执行单元中，得到该指令的执行结果。通过操作数缓冲模块暂存数据使得指令重新发射时不需要读取寄存器堆中的数据，由此降低了对寄存器堆的读口的峰值需求。
-
公开(公告)号：CN117130665A
公开(公告)日：2023-11-28
申请号：CN202311036149.0
申请日：2023-08-16
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明提出一种处理器分支指令执行结果预测方法，包括：根据第一指令块的起始地址查询分支预测器内部记录有连续预测能力的指令块的连续预测缓存NBB，并进行标签tag匹配，若存在匹配的标签tag则根据匹配的标签tag得到NBB中记录的第一指令块的预测偏向，在分支预测器的快速预测流水级，根据匹配的标签tag得到NBB中记录的第一指令块的预测偏向；同时从快速预测器得到对第一指令块的快速预测结果，并比较其和预测偏向是否一致；在分支预测器的后续流水级，分支预测器根据第一指令块的起始地址得到第一指令块的准确预测结果，并比较其和预测偏向是否一致，若是，则输出第一指令块的准确预测结果和第二指令块的预测结果。
-
公开(公告)号：CN116501451B
公开(公告)日：2023-10-17
申请号：CN202310746422.2
申请日：2023-06-25
Applicant: 中国科学院计算技术研究所 , 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种二进制翻译方法、翻译控制方法、指令执行方法及装置，涉及计算机技术领域，其中的二进制翻译方法包括：在待处理的基本块满足第一条件的情况下，根据浮点栈指针的当前值对所述基本块进行二进制翻译处理；其中，所述第一条件包括以下至少一项：所述基本块的第一客户地址与各个翻译块对应的第二客户地址均不相同；所述浮点栈指针的当前值与所述基本块的翻译块对应的浮点栈指针的值不相同。本发明实施例降低了浮点指令的二进制翻译过程中生成的宿主指令的数量，简化了宿主代码，避免了因生成额外的宿主指令来维护浮点栈指针造成的翻译质量的下降，有利于提升二进制翻译性能。
-
Patent Agency Ranking
公开(公告)号：CN113505084B
公开(公告)日：2023-09-12
申请号：CN202110702890.0
申请日：2021-06-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于访存和性能建模的内存资源动态调控方法和系统。在实时多核硬件上通过动态内存带宽资源划分进行关键应用服务质量保障的技术，提供了一种细粒度、高精度、快速响应的非侵入式解决方案。本发明设计了进程性能自动调控机制的总体架构，通过标签机制让硬件直接获取到上层应用的优先级，为不同优先级的进程提供差异化的硬件资源分配。基于机器学习方法对动态随机访问存储器的体结构进行延迟建模。针对关键应用的服务质量保障问题，在实时多核环境下，通过动态调整内存带宽分配有效地降低了其余进程对关键进程的访存干扰，准确地保障了高优先级进程的服务质量。
-
公开(公告)号：CN113505087B
公开(公告)日：2023-08-22
申请号：CN202110724819.2
申请日：2021-06-29
Applicant: 中国科学院计算技术研究所
IPC: G06F12/0811 , G06F12/0817
Abstract: 本发明提出一种兼顾服务质量和利用率的缓存动态划分方法和系统，采用分组采样和硬件排序网络实时统计无用块信息，分组采样使得硬件实现具有可行性，通过硬件排序网络对统计信息进行排序后能够最大程度发掘出无用块数量；本发明还包括基于服务质量参数直接生成路掩码，使得系统使用人员仅需设置服务质量目标参数，即可指导该发明自动统计无用块以生成对应的路掩码，划分缓存，保障服务质量的同时提高缓存利用率。
-
公开(公告)号：CN113505087A
公开(公告)日：2021-10-15
申请号：CN202110724819.2
申请日：2021-06-29
Applicant: 中国科学院计算技术研究所
IPC: G06F12/0811 , G06F12/0817
Abstract: 本发明提出一种兼顾服务质量和利用率的缓存动态划分方法和系统，采用分组采样和硬件排序网络实时统计无用块信息，分组采样使得硬件实现具有可行性，通过硬件排序网络对统计信息进行排序后能够最大程度发掘出无用块数量；本发明还包括基于服务质量参数直接生成路掩码，使得系统使用人员仅需设置服务质量目标参数，即可指导该发明自动统计无用块以生成对应的路掩码，划分缓存，保障服务质量的同时提高缓存利用率。
-
公开(公告)号：CN113505084A
公开(公告)日：2021-10-15
申请号：CN202110702890.0
申请日：2021-06-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于访存和性能建模的内存资源动态调控方法和系统。在实时多核硬件上通过动态内存带宽资源划分进行关键应用服务质量保障的技术，提供了一种细粒度、高精度、快速响应的非侵入式解决方案。本发明设计了进程性能自动调控机制的总体架构，通过标签机制让硬件直接获取到上层应用的优先级，为不同优先级的进程提供差异化的硬件资源分配。基于机器学习方法对动态随机访问存储器的体结构进行延迟建模。针对关键应用的服务质量保障问题，在实时多核环境下，通过动态调整内存带宽分配有效地降低了其余进程对关键进程的访存干扰，准确地保障了高优先级进程的服务质量。
-
公开(公告)号：CN101464839B
公开(公告)日：2011-04-13
申请号：CN200910076546.4
申请日：2009-01-08
Applicant: 中国科学院计算技术研究所
IPC: G06F12/08
Abstract: 本发明公开了一种访存缓冲装置及方法。所述方法包括下列步骤：上行读通道收到CPU发出的读请求，根据情况，对符合缓冲操作条件的读请求进行缓存，并转发一个包含所述符合缓冲操作条件的读请求的读地址长度的读取更多数据的读请求；对不符合缓冲操作条件的读请求，直接通过下行读通道转发所述不符合缓冲操作条件的读请求；下行读通道收到读数据返回，根据情况，将所述读数据返回缓存后将其中所述读请求的读数据返回返回给CPU；或者直接将所述读数据返回返回给CPU。其能够提高内存的有效传输带宽，减小访存延迟。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.047 seconds)
