-
公开(公告)号：CN103794638A
公开(公告)日：2014-05-14
申请号：CN201210418809.7
申请日：2012-10-26
Applicant: 中国科学院微电子研究所 , 江苏中科君芯科技有限公司 , 江苏物联网研究发展中心
IPC: H01L29/06 , H01L29/739 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/66333 , H01L29/66348 , H01L29/7397
Abstract: 本发明公开了一种IGBT器件及其制作方法，所述IGBT器件包括：基底，所述基底包括漂移区；位于所述基底正面的栅极结构和源极结构，所述源极结构包括位于所述漂移区表面内的阱区，以及位于所述阱区表面内的源区；位于所述漂移区表面内的载流子存储层，该载流子存储层位于所述阱区下方，且与所述阱区底部存在间隙，该载流子存储层的掺杂类型与所述漂移区的掺杂类型相同，且载流子存储层的掺杂浓度大于漂移区的掺杂浓度；位于所述基底背面的集电区，所述集电区与所述漂移区掺杂类型相反。所述IGBT器件具有较低的导通压降，进而其导通损耗少。
-
公开(公告)号：CN103681817A
公开(公告)日：2014-03-26
申请号：CN201210333617.6
申请日：2012-09-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
CPC classification number: H01L29/7395 , H01L29/42356 , H01L29/66325
Abstract: 本发明实施例公开了一种IGBT器件，包括：衬底和位于衬底正面的栅极结构和源极结构，位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，降低了器件在导通状态下的导通损耗。
-
公开(公告)号：CN103715083B
公开(公告)日：2018-07-06
申请号：CN201210371807.7
申请日：2012-09-28
Applicant: 中国科学院微电子研究所 , 江苏中科君芯科技有限公司 , 江苏物联网研究发展中心
IPC: H01L21/329 , H01L21/263 , H01L21/265
Abstract: 本发明公开了一种FRD的制备方法，包括：在N‑型衬底上制备芯片的正面结构；在N‑型衬底上制备芯片的背面结构；将所述芯片正面结构上表面涂抹光刻胶，再将多孔铅金属薄膜掩膜板覆盖在光刻胶上，然后对芯片进行曝光形成多孔铅掩膜板的孔区域；将所述经过曝光后的芯片进行电子辐照扫描，并进行电子辐照退火；将所述经过电子辐照退火后的芯片去多孔铅金属薄膜掩膜板，去光刻胶；将所述去光刻胶后的芯片背面通过蒸发金属电极，形成芯片的阴极后，获得成品。本发明提供的FRD的制备方法能控制FRD不同区域寿命，提高FRD的关断速度，降低FRD的开关损耗。
-
公开(公告)号：CN103871877A
公开(公告)日：2014-06-18
申请号：CN201210526416.8
申请日：2012-12-07
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
CPC classification number: H01L29/66333 , H01L21/2636 , H01L29/36
Abstract: 本发明公开了一种IGBT及其制作方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；在栅极结构以外的区域形成均匀分布的杂质缺陷。本发明所述技术方案仅在IGBT的栅极结构以外的区域形成分布均匀的杂质缺陷，一方面，避免了由于栅极结构存在杂质缺陷导致IGBT的阈值降低，从而避免了IGBT易受外界信号干扰的问题；另一方面，避免了由于栅极结构存在杂质缺陷导致的IGBT的漏电流增大，从而避免了由于漏电流增大导致的器件易烧坏、寿命短的问题。
-
公开(公告)号：CN103855197A
公开(公告)日：2014-06-11
申请号：CN201210499322.6
申请日：2012-11-29
Applicant: 中国科学院微电子研究所 , 江苏中科君芯科技有限公司 , 江苏物联网研究发展中心
IPC: H01L29/739 , H01L29/423 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/0804 , H01L29/42356 , H01L29/4236 , H01L29/66333 , H01L29/7397
Abstract: 本发明实施例公开了一种IGBT器件及其形成方法，所述IGBT器件包括：半导体衬底、基区、栅极结构、发射极和集电极。其中，所述栅极结构包括U型部分和水平部分，所述栅极结构的U型部分贯穿所述基区，所述栅极结构的水平部分覆盖部分所述基区的上表面，并与所述栅极结构的U型部分为一体结构；所述发射极形成于所述栅极结构U型部分两侧的基区内，且与所述栅极结构的U型部分不接触，从而使得本发明所提供的IGBT器件具有制作工艺难度低，饱和导通压降低，抗闩锁能力强，饱和电流小等优点。
-
Patent Agency Ranking
公开(公告)号：CN103681262B
公开(公告)日：2017-07-11
申请号：CN201210345433.1
申请日：2012-09-17
Applicant: 中国科学院微电子研究所
IPC: H01L21/261
Abstract: 本发明涉及一种高度电荷平衡超结器件的制作方法，属于半导体器件的制备方法，制备超结器件，将超结器件的一端与测试设备相连，测试设备检测超结器件中p柱区的电荷量和n柱区中的电荷量，根据超结器件中p柱区的电荷量和n柱区中的电荷量的变化差，通过半导体嬗变掺杂方法将一定量的施主或受主杂质引入超结器件，使超结器件中的p柱区的电荷量和n柱区中的电荷量相等。本发明通过半导体嬗变掺杂方法将一定量的施主或受主杂质引入超结器件后，由于在半导体材料中产生了缺陷，故载流子的寿命会大大下降，加快了器件的工作速度。也就是在辐照掺杂的同时进行了寿命控制。
-
公开(公告)号：CN103855197B
公开(公告)日：2016-12-21
申请号：CN201210499322.6
申请日：2012-11-29
Applicant: 中国科学院微电子研究所 , 江苏中科君芯科技有限公司 , 江苏物联网研究发展中心
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明实施例公开了一种IGBT器件及其形成方法，所述IGBT器件包括：半导体衬底、基区、栅极结构、发射极和集电极。其中，所述栅极结构包括U型部分和水平部分，所述栅极结构的U型部分贯穿所述基区，所述栅极结构的水平部分覆盖部分所述基区的上表面，并与所述栅极结构的U型部分为一体结构；所述发射极形成于所述栅极结构U型部分两侧的基区内，且与所述栅极结构的U型部分不接触，从而使得本发明所提供的IGBT器件具有制作工艺难度低，饱和导通压降低，抗闩锁能力强，饱和电流小等优点。
-
公开(公告)号：CN103872111A
公开(公告)日：2014-06-18
申请号：CN201210530076.6
申请日：2012-12-10
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/0684 , H01L29/66333
Abstract: 本发明公开了一种IGBT及其制作方法，所述IGBT包括：位于所述半导体衬底上表面的栅极结构；位于所述半导体衬底上表面内的阱区、源区和浅阱区，其中，所述阱区内设置有源区，所述阱区、源区以及浅阱区的上表面与所述半导体衬底的上表面齐平，所述阱区和所述浅阱区不接触且掺杂类型相同；位于所述阱区、浅阱区和源区表面上的源极；位于所述半导体下表面的背面结构，所述背面结构包括集电区。所述IGBT工作时，一部分空穴电流可以经过集电区-漂移区-阱区，流入源极，一部分空穴电流可以经过集电区-漂移区-浅阱区，流入源极。可见，所述浅阱区为IGBT提供了一个额外的电流通道对空穴电流进行分流，进而提高了IGBT的闩锁电流，增加IGBT抗闩锁能力。
-
公开(公告)号：CN103681262A
公开(公告)日：2014-03-26
申请号：CN201210345433.1
申请日：2012-09-17
Applicant: 中国科学院微电子研究所
IPC: H01L21/261
CPC classification number: H01L21/261
Abstract: 本发明涉及一种高度电荷平衡超结器件的制作方法，属于半导体器件的制备方法，制备超结器件，将超结器件的一端与测试设备相连，测试设备检测超结器件中p柱区的电荷量和n柱区中的电荷量，根据超结器件中p柱区的电荷量和n柱区中的电荷量的变化差，通过半导体嬗变掺杂方法将一定量的施主或受主杂质引入超结器件，使超结器件中的p柱区的电荷量和n柱区中的电荷量相等。本发明通过半导体嬗变掺杂方法将一定量的施主或受主杂质引入超结器件后，由于在半导体材料中产生了缺陷，故载流子的寿命会大大下降，加快了器件的工作速度。也就是在辐照掺杂的同时进行了寿命控制。
-
公开(公告)号：CN103681261A
公开(公告)日：2014-03-26
申请号：CN201210345386.0
申请日：2012-09-17
Applicant: 中国科学院微电子研究所
IPC: H01L21/261
CPC classification number: H01L21/261
Abstract: 本发明公开了一种功率器件缓冲层或截流子存储层的制备方法，属于半导体设备技术领域，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过精确控制中子或光子的辐照剂量，使衬底形成特定浓度的缓冲层或载流子存储层。由于中子和高能光子的穿透能力非常强，几乎是直线穿过衬底。在中子经过的路径上由于嬗变引入了N型或P型的杂质，通过控制辐照的剂量，可以形成具有浓度的N+或P型掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.029 seconds)
