公开(公告)号：CN117336775A

公开(公告)日：2024-01-02

申请号：CN202311292044.1

申请日：2023-10-08

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 吕鹏 ,  李春晓 ,  任季中 ,  高新平

IPC: H04W24/08 ,  H04B1/40

Abstract: 本发明涉及一种可重构便携采集存储回放平台，属于无线电监测技术领域。包括时钟单元、信号处理及存储单元和采用FMC结构的信号收发单元；时钟单元通过在线配置的方式产生任意时钟信号给信号收发单元分别提供所需的采样时钟和发射时钟；信号处理及存储单元通过在线加载的方式接收信号收发单元发送过来的目标信号，并对目标信号进行频谱监视、信号存储、数据回放，并通过信号收发单元发送到外界；信号收发单元将接收到的数据发送给信号处理及存储单元或接收信号处理及存储单元的数据发送到外界。本发明具有小型化、低功耗、硬件可重构、软件可重组的特点，具有多通过数据同步采集、存储、指定文件指定大小、单次、循环回放的优点。

公开(公告)号：CN114745076A

公开(公告)日：2022-07-12

申请号：CN202210280968.9

申请日：2022-03-22

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 任季中 ,  韩星 ,  牛慧莹 ,  杨伟

IPC: H04L1/00 ,  H03M13/27 ,  H03M13/29

Abstract: 本发明公开了一种基于FPGA的码长自适应交织/解交织器及方法，可应用于多码长Turbo译码或其它可变长度译码。本发明在FPGA或ASIC中实现硬件电路，实时根据不同码长度要求，通过遍历多个交织或解交织映射图样子表，生成多个标识流和映射图样流，再通过解析多标识流取得有效映射图样完成交织或解交织。标识流的数目由所支持的最大码长和最小码长的倍数关系决定。本发明解决了多码长译码中交织器/解交织器的处理延时不小于最大码长时间导致吞吐率受限的问题，使得不同码长交织器/解交织器的处理延时等于各自的码长时间，在硬件资源受限的前提下，可有效提高可变码长译码器的吞吐率和性能。

公开(公告)号：CN114745076B

公开(公告)日：2024-04-30

申请号：CN202210280968.9

申请日：2022-03-22

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 任季中 ,  韩星 ,  牛慧莹 ,  杨伟

IPC: H04L1/00 ,  H03M13/27 ,  H03M13/29

Abstract: 本发明公开了一种基于FPGA的码长自适应交织/解交织器及方法，可应用于多码长Turbo译码或其它可变长度译码。本发明在FPGA或ASIC中实现硬件电路，实时根据不同码长度要求，通过遍历多个交织或解交织映射图样子表，生成多个标识流和映射图样流，再通过解析多标识流取得有效映射图样完成交织或解交织。标识流的数目由所支持的最大码长和最小码长的倍数关系决定。本发明解决了多码长译码中交织器/解交织器的处理延时不小于最大码长时间导致吞吐率受限的问题，使得不同码长交织器/解交织器的处理延时等于各自的码长时间，在硬件资源受限的前提下，可有效提高可变码长译码器的吞吐率和性能。

公开(公告)号：CN117743258A

公开(公告)日：2024-03-22

申请号：CN202311750756.3

申请日：2023-12-19

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 杜宇峰 ,  赵琨 ,  任季中 ,  程晓静 ,  刘芳

IPC: G06F15/78 ,  G06F18/10 ,  G06F18/213 ,  G06F18/24 ,  G06N5/04

Abstract: 本发明提出一种智能宽带信号检测识别处理装置，属于无线电监测技术领域。本发明包括FPGA、数字信号处理器和SoC FPGA，FPGA用于实现采样数据接收模块、数字下变频模块、实时FFT处理模块，数字信号处理器用于实现宽带信号预处理模块，SoC FPGA用于实现信号处理智能推理模块。本发明在无线电接收装置接收宽带频谱并进行数字采样时，基于SoC FPGA的智能流处理方式，实时检测、识别宽带频谱中的电磁信号。本发明采用硬件智能检测识别算法，具有更高的检测识别性能，采用嵌入式流处理方式，具有更好的实时性和更高的集成度，特别适用于对功耗、体积、性能和可靠性要求高的无线电监测平台上。