-
Patent Agency Ranking
公开(公告)号：CN115988626B
公开(公告)日：2025-03-28
申请号：CN202211639453.X
申请日：2022-12-20
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明涉及一种基于FPGA实现的突发信号自干扰抵消装置，属于通信对抗领域。包括信号采集接口模块1、时延估计模块2、功率估计模块3、粗时延补偿模块4、功率补偿模块5、正交数字下变频模块6、精细时延补偿模块7、频差/相差补偿模块8、突发信号重构模块9和自适应抵消模块10；本发明通过在已知干扰信号的前提下，在数字域对通信信号的一系列的重构处理，完成数字域信号自干扰抵消功能。该装置的特点在于支持突发信号的干扰抵消功能。对于突发干扰来，通过多次对突发信号进行重构来完成突发信号的干扰抵消功能。
-
公开(公告)号：CN117544181A
公开(公告)日：2024-02-09
申请号：CN202311470350.X
申请日：2023-11-07
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03M13/29
Abstract: 本发明公开了一种针对LinkWayS2信号的非合作译码装置，属于通信对抗技术领域。本装置包括数据缓存分发模块、解删除模块、Turbo译码模块、译码状态判断模块、数据选择输出模块；解删除模块包括1/2码率解删除、2/3码率解删除、3/4码率解删除、6/7码率解删除共4种不同码率的解删除处理，Turbo译码模块包括四个Turbo译码核心，译码状态判断模块包括四个子模块，四个Turbo译码核心分别与4种不同码率的解删除处理和四个子模块一一对应。本装置不依靠译码结果中的校验信息，仅通过比对译码器的多次迭代结果就能实现正确译码。
-
公开(公告)号：CN114745076B
公开(公告)日：2024-04-30
申请号：CN202210280968.9
申请日：2022-03-22
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种基于FPGA的码长自适应交织/解交织器及方法，可应用于多码长Turbo译码或其它可变长度译码。本发明在FPGA或ASIC中实现硬件电路，实时根据不同码长度要求，通过遍历多个交织或解交织映射图样子表，生成多个标识流和映射图样流，再通过解析多标识流取得有效映射图样完成交织或解交织。标识流的数目由所支持的最大码长和最小码长的倍数关系决定。本发明解决了多码长译码中交织器/解交织器的处理延时不小于最大码长时间导致吞吐率受限的问题，使得不同码长交织器/解交织器的处理延时等于各自的码长时间，在硬件资源受限的前提下，可有效提高可变码长译码器的吞吐率和性能。
-
公开(公告)号：CN115988626A
公开(公告)日：2023-04-18
申请号：CN202211639453.X
申请日：2022-12-20
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明涉及一种基于FPGA实现的突发信号自干扰抵消装置，属于通信对抗领域。包括信号采集接口模块1、时延估计模块2、功率估计模块3、粗时延补偿模块4、功率补偿模块5、正交数字下变频模块6、精细时延补偿模块7、频差/相差补偿模块8、突发信号重构模块9和自适应抵消模块10；本发明通过在已知干扰信号的前提下，在数字域对通信信号的一系列的重构处理，完成数字域信号自干扰抵消功能。该装置的特点在于支持突发信号的干扰抵消功能。对于突发干扰来，通过多次对突发信号进行重构来完成突发信号的干扰抵消功能。
-
公开(公告)号：CN114745076A
公开(公告)日：2022-07-12
申请号：CN202210280968.9
申请日：2022-03-22
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种基于FPGA的码长自适应交织/解交织器及方法，可应用于多码长Turbo译码或其它可变长度译码。本发明在FPGA或ASIC中实现硬件电路，实时根据不同码长度要求，通过遍历多个交织或解交织映射图样子表，生成多个标识流和映射图样流，再通过解析多标识流取得有效映射图样完成交织或解交织。标识流的数目由所支持的最大码长和最小码长的倍数关系决定。本发明解决了多码长译码中交织器/解交织器的处理延时不小于最大码长时间导致吞吐率受限的问题，使得不同码长交织器/解交织器的处理延时等于各自的码长时间，在硬件资源受限的前提下，可有效提高可变码长译码器的吞吐率和性能。
-
-
-
-
Search Results
5
records
(took 0.043 seconds)
