-
公开(公告)号：CN104052663B
公开(公告)日：2017-11-17
申请号：CN201310080008.9
申请日：2013-03-14
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/721 , H04L12/931
Abstract: 本发明涉及一种芯片互联结构实现方法。一种跨域直连大规模片上芯片互联方法，针对目前片上网络结构，1）在对等节点位置，实例化一个本地子网，加上连接到本地子网的本地计算节点作为一个本地计算域；2）在相邻位置的本地计算域之间，通过本地子网的路由节点直接连接，构建片上网络结构的主网。所述跨域直连大规模片上芯片互联结构的路由算法，对于片上芯片互联结构中的每一个本地计算域资源，当数据包从源地址发送出来时首先判断它的目的地址是否在本子网内，如是则采用适合于子网的路由算法传递数据包；如果不在子网内，则首先要将数据包发送到与外部网络相连的路由器，而后在路由器中读取目的地址中的主网地址，根据主网的路由算法，将数据包发送到目的地址所对应的子网中；然后根据数据包中子网的目的地址，通过子网的路由算法将数据包发送到目的地址。
-
公开(公告)号：CN103020002B
公开(公告)日：2015-11-18
申请号：CN201210491464.8
申请日：2012-11-27
Applicant: 中国人民解放军信息工程大学
IPC: G06F15/167
Abstract: 本发明公开了一种可重构多处理器系统。该系统包括：至少两个用于计算任务调度与执行的可重构的计算组件、用于提供至少两个计算组件所需外部缓存的共享内存、用于连接I/O元件的I/O接口、互联组件；计算组件包括：用于系统配置和任务调度的处理器、用于完成计算任务的且可由处理器配置的第一加速元件，用于提供计算组件内部缓存且由第一加速元件中的配置信息确定存储结构的缓存元件，处理器和第一加速元件之间、第一加速元件和缓存元件之间均具有数据总线和地址总线；通过互联组件，各计算组件之间能够进行点对点通信，且各计算组件能够与共享内存进行通信。通过利用本方案，可以解决现有高性能计算平台计算效率低及灵活性差的问题。
-
公开(公告)号：CN104052663A
公开(公告)日：2014-09-17
申请号：CN201310080008.9
申请日：2013-03-14
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/721 , H04L12/931
Abstract: 本发明涉及一种芯片互联结构实现方法。一种跨域直连大规模片上芯片互联方法，针对目前片上网络结构，1）在对等节点位置，实例化一个本地子网，加上连接到本地子网的本地计算节点作为一个本地计算域；2）在相邻位置的本地计算域之间，通过本地子网的路由节点直接连接，构建片上网络结构的主网。所述跨域直连大规模片上芯片互联结构的路由算法，对于片上芯片互联结构中的每一个本地计算域资源，当数据包从源地址发送出来时首先判断它的目的地址是否在本子网内，如是则采用适合于子网的路由算法传递数据包；如果不在子网内，则首先要将数据包发送到与外部网络相连的路由器，而后在路由器中读取目的地址中的主网地址，根据主网的路由算法，将数据包发送到目的地址所对应的子网中；然后根据数据包中子网的目的地址，通过子网的路由算法将数据包发送到目的地址。
-
公开(公告)号：CN103020002A
公开(公告)日：2013-04-03
申请号：CN201210491464.8
申请日：2012-11-27
Applicant: 中国人民解放军信息工程大学
IPC: G06F15/167
Abstract: 本发明公开了一种可重构多处理器系统。该系统包括：至少两个用于计算任务调度与执行的可重构的计算组件、用于提供至少两个计算组件所需外部缓存的共享内存、用于连接I/O元件的I/O接口、互联组件；计算组件包括：用于系统配置和任务调度的处理器、用于完成计算任务的且可由处理器配置的第一加速元件，用于提供计算组件内部缓存且由第一加速元件中的配置信息确定存储结构的缓存元件，处理器和第一加速元件之间、第一加速元件和缓存元件之间均具有数据总线和地址总线；通过互联组件，各计算组件之间能够进行点对点通信，且各计算组件能够与共享内存进行通信。通过利用本方案，可以解决现有高性能计算平台计算效率低及灵活性差的问题。
-
Patent Agency Ranking
公开(公告)号：CN102801750A
公开(公告)日：2012-11-28
申请号：CN201110138137.X
申请日：2011-05-26
Applicant: 上海红神信息技术有限公司 , 中国人民解放军信息工程大学
Inventor： 邬江兴 , 罗兴国 , 陈韬 , 张兴明 , 祝永新 , 斯雪明 , 庞建民 , 雷咏梅 , 张铮 , 张帆 , 祝卫华 , 李弋、 , 刘超 , 曹伟 , 齐宁 , 曾国荪 , 李帅领 , 王伟 , 宋克 , 张效军
IPC: H04L29/08
Abstract: 本实施例公开了一种云计算目标系统构建方法，包括：云计算中的资源划分为可重构处理单元资源、可重构网络、专用处理单元资源和通用处理单元资源；为所有资源建立标识并标记该资源的实时属性，属性包括该资源的功能、性能和使用状态；根据目标系统的负载需求和云计算中各资源的实时属性，通过所需资源的标识，建立目标系统的组件集合和互连参数集合以构建目标系统。在本实施例中，使得在建立目标系统时可以按照需要调度云计算中的资源，从而可以充分使用资源中的专用处理单元资源，所以，还可以在提高了目标系统的适用性和灵活性的同时，具有较高的运行效能。
-
公开(公告)号：CN102147447B
公开(公告)日：2013-06-05
申请号：CN201010607562.4
申请日：2010-12-27
Applicant: 中国人民解放军信息工程大学
IPC: G01R31/3177
Abstract: 本发明实施例公开了一种控制数据透传的方法、柔性标签连接方法及其装置，用于控制现场可编程逻辑器件FPGA内部用于数据处理的各个模块输出数据的透传，设置所述各个模块间的接口方式为柔性标签连接的接口方式；所述方法：为各个模块生成对应的数据标签；将输入到FPGA内部的数据与所述数据标签封装在一起；通过改变各个模块输出数据时携带所述数据标签的内容，控制所述各个模块输出数据的方向，完成模块间输出数据的透传。以解决在不额外占用芯片内部资源和内部存储器，以及不改变内部信号原有时序前的情况下，完成FPGA内部各模块间输出数据的透传的技术问题。
-
公开(公告)号：CN102801750B
公开(公告)日：2015-03-18
申请号：CN201110138137.X
申请日：2011-05-26
Applicant: 上海红神信息技术有限公司 , 中国人民解放军信息工程大学
Inventor： 邬江兴 , 罗兴国 , 陈韬 , 张兴明 , 祝永新 , 斯雪明 , 庞建民 , 雷咏梅 , 张铮 , 张帆 , 祝卫华 , 李弋 , 刘超 , 曹伟 , 齐宁 , 曾国荪 , 李帅领 , 王伟 , 宋克 , 张效军
IPC: H04L29/08
Abstract: 本实施例公开了一种云计算目标系统构建方法，包括：云计算中的资源划分为可重构处理单元资源、可重构网络、专用处理单元资源和通用处理单元资源；为所有资源建立标识并标记该资源的实时属性，属性包括该资源的功能、性能和使用状态；根据目标系统的负载需求和云计算中各资源的实时属性，通过所需资源的标识，建立目标系统的组件集合和互连参数集合以构建目标系统。在本实施例中，使得在建立目标系统时可以按照需要调度云计算中的资源，从而可以充分使用资源中的专用处理单元资源，所以，还可以在提高了目标系统的适用性和灵活性的同时，具有较高的运行效能。
-
公开(公告)号：CN103631527A
公开(公告)日：2014-03-12
申请号：CN201210296106.1
申请日：2012-08-20
Applicant: 中国人民解放军信息工程大学
IPC: G06F3/06
Abstract: 本发明涉及一种基于两级交换架构的DSP处理器阵列实现方法；具体为：采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列；一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；在一级互连中，采用刀片服务器作为底板单元的底板，每个底板承载P片DSP处理器芯片；刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口，各DSP处理器芯片与FPGA通过SRIO技术交换互连，FPGA再通过连接器连接IB接口；在二级互连中，各底板单元的IB接口通过Infiniband交换芯片连接在一起；本发明能够提供更高的数字处理能力，有效提高了系统效能。
-
公开(公告)号：CN102147447A
公开(公告)日：2011-08-10
申请号：CN201010607562.4
申请日：2010-12-27
Applicant: 中国人民解放军信息工程大学
IPC: G01R31/3177
Abstract: 本发明实施例公开了一种控制数据透传的方法、柔性标签连接方法及其装置，用于控制现场可编程逻辑器件FPGA内部用于数据处理的各个模块输出数据的透传，设置所述各个模块间的接口方式为柔性标签连接的接口方式；所述方法：为各个模块生成对应的数据标签；将输入到FPGA内部的数据与所述数据标签封装在一起；通过改变各个模块输出数据时携带所述数据标签的内容，控制所述各个模块输出数据的方向，完成模块间输出数据的透传。以解决在不额外占用芯片内部资源和内部存储器，以及不改变内部信号原有时序前的情况下，完成FPGA内部各模块间输出数据的透传的技术问题。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.161 seconds)
