-
Patent Agency Ranking
公开(公告)号：CN103067155A
公开(公告)日：2013-04-24
申请号：CN201210578754.6
申请日：2012-12-27
Applicant: 东南大学
IPC: H04L9/06
Abstract: 本发明公开了一种防止基于功耗分析的DES算法攻击的方法及测试电路，在首个子密钥K1未对数据进行操作之前，算法流程保持和原始DES流程相同，在第一轮子密钥K1对明文进行异或后引入掩码X；随后的第2至第15轮的加密过程，操作方式类似，仅异或的随机数数值不相同，旨在保持算法中间处理过程功能的正确性；最后在第16轮输出前异或上掩码X，经过IP逆置换(FP)并加上掩码X4还原真实的密文信息。由于DES的首轮和末轮添加的掩码值及位置均异于其他轮，即非对掩加密，使得对其采用汉明距离模型时无法消去掩码的作用，从而达到对DES算法的功耗攻击的防护，保证DES密钥安全的目的。
-
公开(公告)号：CN103019876B
公开(公告)日：2015-07-01
申请号：CN201210574735.6
申请日：2012-12-26
Applicant: 东南大学
Abstract: 本发明公开一种面向CPU流水线的错误恢复电路，包括片上监测电路（1）、错误信号统计模块（2）、电压频率控制模块（3）、错误恢复控制模块（4）、原地错误恢复模块（5）和上层错误恢复模块（6），所述片上监测电路（1）集成在具有N级流水线结构的CPU内核的前N-1级流水线的各级流水线末端，监测工作电路每个时钟周期的时序信息，其中N是大于等于3且小于20的正整数。本发明提供了对具有N级流水线的CPU内核的在线时序监测，寻找电路的最低可能工作电压，减小在设计阶段为电路预留的工作电压余量，从而大幅度降低电路功耗，地提高电路的能效。
-
公开(公告)号：CN103019876A
公开(公告)日：2013-04-03
申请号：CN201210574735.6
申请日：2012-12-26
Applicant: 东南大学
Abstract: 本发明公开一种面向CPU流水线的错误恢复电路，包括片上监测电路（1）、错误信号统计模块（2）、电压频率控制模块（3）、错误恢复控制模块（4）、原地错误恢复模块（5）和上层错误恢复模块（6），所述片上监测电路（1）集成在具有N级流水线结构的CPU内核的前N-1级流水线的各级流水线末端，监测工作电路每个时钟周期的时序信息，其中N是大于等于3且小于20的正整数。本发明提供了对具有N级流水线的CPU内核的在线时序监测，寻找电路的最低可能工作电压，减小在设计阶段为电路预留的工作电压余量，从而大幅度降低电路功耗，地提高电路的能效。
-
公开(公告)号：CN104135256B
公开(公告)日：2017-02-15
申请号：CN201410366145.3
申请日：2014-07-29
Applicant: 东南大学
IPC: H03K17/28
Abstract: 本发明公开一种带自校准功能的延时采样电路，延时采样电路包括脉冲产生电路、复制路径单元、校准延时电路、边沿采样电路以及延时采样控制模块构成。其中复制路径单元处于可变电压区内，而其他部分处于固定电压区内。本发明可用于反映芯片的时序状况，并指导芯片的电压调节，电路提供两种工作模式：自校准模式和自适应电压调节模式。两种模式配合自适应电压调节协同工作时，可以有效的防止芯片在运行过程中由于环境变化而导致的测量偏差，同时兼顾实时性与可靠性，能让所监测的电路工作在所需的最低电压下，从而有效降低电路功耗。
-
公开(公告)号：CN104135256A
公开(公告)日：2014-11-05
申请号：CN201410366145.3
申请日：2014-07-29
Applicant: 东南大学
IPC: H03K17/28
Abstract: 本发明公开一种带自校准功能的延时采样电路，延时采样电路包括脉冲产生电路、复制路径单元、校准延时电路、边沿采样电路以及延时采样控制模块构成。其中复制路径单元处于可变电压区内，而其他部分处于固定电压区内。本发明可用于反映芯片的时序状况，并指导芯片的电压调节，电路提供两种工作模式：自校准模式和自适应电压调节模式。两种模式配合自适应电压调节协同工作时，可以有效的防止芯片在运行过程中由于环境变化而导致的测量偏差，同时兼顾实时性与可靠性，能让所监测的电路工作在所需的最低电压下，从而有效降低电路功耗。
-
-
-
-
Search Results
5
records
(took 0.013 seconds)
