一种时序可预测的平行双空间域实时混合临界系统

    公开(公告)号:CN118606234A

    公开(公告)日:2024-09-06

    申请号:CN202410715848.6

    申请日:2024-06-04

    Applicant: 东南大学

    Abstract: 本发明公开了一种时序可预测的平行双空间域实时混合临界系统,这种基于ARM‑TZ的架构满足混合临界系统所要求的隔离、高效和时序可预测性。所提出的系统架构包含两个部分,功能架构和实时I/O管理器。其中功能架构提供了混合临界系统的基本功能(隔离、跨域上下文切换等);而I/O管理器通过两个关键机制(TZ‑SRP和定时释放)保证了时序可预测的I/O管理。同时,我们还提出了一种可选择性的协处理器架构方案,他显著提高了系统性能并降低了系统复杂性。以上架构都可以扩展到多核系统。

    基于I/O驱动的混合临界系统及模式切换方法

    公开(公告)号:CN118467117A

    公开(公告)日:2024-08-09

    申请号:CN202410399707.8

    申请日:2024-04-03

    Applicant: 东南大学

    Abstract: 本发明提供一种基于I/O驱动的混合临界系统及模式切换方法,所述系统构建于Pythia‑MCS系统架构上,至少包括Pythia协处理器和四分之一预测理论模型,Pythia协处理器至少包括I/O监测模块(IMU)和模式切换模块(MSU),四分之一预测理论模型基于I/O驱动,在任务运行一定时间时预测HI‑task是否会超出其LO‑WCET,并提前决定是否进行模式的切换;硬件方面,引入新的Pythia协处理器替代传统架构中的计时器来管理任务运行时间的监测,同时支持模式的切换;软件方面,从操作系统级删除运行监视器,从Pythia协处理器发送的中断,直接路由到操作系统内核中的lib_mode_switch来实现模式切换。本案系统与传统解决方案相比,有效地降低了软件开销和系统复杂性,并提高了资源利用率。

    一种面向多核安全关键系统的错误检测架构设计方法

    公开(公告)号:CN119937992A

    公开(公告)日:2025-05-06

    申请号:CN202510100965.6

    申请日:2025-01-22

    Applicant: 东南大学

    Abstract: 本发明提供一种面向多核安全关键系统的错误检测架构设计方法,用软硬件协同设计的方法,包括基于RCPs的支持异步线程级错误检测的可配置微架构,自定义RISCV指令集架构和为OS调度算法提供的控制接口,以及为检查核心开发的专用检查线程;本发明该架构中任意的处理器核心都可以被配置为正常运行应用线程的主核心、进行正确性验证的检查核心以及不参与错误检测的普通计算核心,这允许运行在任意核心上的线程在不同的核心上进行重现和验证,验证模式可以被配置为一对一、一对二或者更多的模式,来匹配不同安全关键需求的任务场景。

Patent Agency Ranking