公开(公告)号：CN119473399A

公开(公告)日：2025-02-18

申请号：CN202411321981.X

申请日：2024-09-23

Applicant: 大连理工大学 ,  东南大学

Inventor： 管嘉鹏 ,  魏然 ,  尤德安 ,  王楹铨 ,  杨睿哲 ,  王晖 ,  江哲

IPC: G06F9/38

Abstract: 本发明提供了一种NPU指令级上下文切换方法及装置，涉及数据处理技术领域，包括：接收到上下文切换指令时，禁用非刷新指令并等待正在执行的指令完成，将上下文数据存储到主存模块；完成后，恢复NPU模块的上下文切换相关指令，执行目标任务；目标任务执行完成后，恢复上下文数据到NPU模块，并恢复非刷新指令的执行。本发明针对现有NPU架构通常只能在算法边界或特定的上下文切换点支持有限的抢占，甚至无法进行抢占，导致高优先级任务必须等待低优先级任务完成，从而引发显著的优先级反转和/或关键性反转的问题进行优化，提出了一种从片上系统到指令集架构，再到操作系统内核的全栈式解决方案，实现了NPU指令级的抢占。

公开(公告)号：CN118606234A

公开(公告)日：2024-09-06

申请号：CN202410715848.6

申请日：2024-06-04

Applicant: 东南大学

Inventor： 吕嘉祺 ,  王汀略 ,  王晓譞 ,  王晖 ,  尤德安 ,  郭正辉 ,  江哲

IPC: G06F13/20 ,  G06F9/38 ,  G06F15/16 ,  G06F9/52

Abstract: 本发明公开了一种时序可预测的平行双空间域实时混合临界系统，这种基于ARM‑TZ的架构满足混合临界系统所要求的隔离、高效和时序可预测性。所提出的系统架构包含两个部分，功能架构和实时I/O管理器。其中功能架构提供了混合临界系统的基本功能（隔离、跨域上下文切换等）；而I/O管理器通过两个关键机制（TZ‑SRP和定时释放）保证了时序可预测的I/O管理。同时，我们还提出了一种可选择性的协处理器架构方案，他显著提高了系统性能并降低了系统复杂性。以上架构都可以扩展到多核系统。