公开(公告)号：CN113673193B

公开(公告)日：2022-11-22

申请号：CN202110906714.9

申请日：2021-08-09

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  王家豪 ,  姜海洋

IPC: G06F30/337 ,  G06F30/3315 ,  G06F119/12

Abstract: 本发明公开了一种基于寄存器灵活时序库的电路时序优化方法，首先通过在多组输入信号转换时间、时钟信号转换时间和寄存器负载电容情况下分别对寄存器仿真，通过改变寄存器的建立松弛和保持松弛，获得此时对应的实际传播延时，并通过线性插值获得特定的输入信号转换时间、时钟信号转换时间、寄存器负载电容、建立松弛和保持松弛下寄存器实际传播延时，从而建立寄存器灵活时序库；然后利用该库对电路中的所有寄存器路径进行静态时序分析，通过改变寄存器的建立松弛和保持松弛，找到满足建立时间余量和保持时间余量均大于零条件的最小时钟周期，从而在不改变电路设计、不增加电路面积开销的情况下提高电路性能。

公开(公告)号：CN113626994B

公开(公告)日：2022-11-22

申请号：CN202110835923.9

申请日：2021-07-23

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  姜海洋 ,  王家豪

IPC: G06F30/20

Abstract: 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。

公开(公告)号：CN113673193A

公开(公告)日：2021-11-19

申请号：CN202110906714.9

申请日：2021-08-09

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  王家豪 ,  姜海洋

IPC: G06F30/337 ,  G06F30/3315 ,  G06F119/12

Abstract: 本发明公开了一种基于寄存器灵活时序库的电路时序优化方法，首先通过在多组输入信号转换时间、时钟信号转换时间和寄存器负载电容情况下分别对寄存器仿真，通过改变寄存器的建立松弛和保持松弛，获得此时对应的实际传播延时，并通过线性插值获得特定的输入信号转换时间、时钟信号转换时间、寄存器负载电容、建立松弛和保持松弛下寄存器实际传播延时，从而建立寄存器灵活时序库；然后利用该库对电路中的所有寄存器路径进行静态时序分析，通过改变寄存器的建立松弛和保持松弛，找到满足建立时间余量和保持时间余量均大于零条件的最小时钟周期，从而在不改变电路设计、不增加电路面积开销的情况下提高电路性能。

公开(公告)号：CN113626994A

公开(公告)日：2021-11-09

申请号：CN202110835923.9

申请日：2021-07-23

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  姜海洋 ,  王家豪

IPC: G06F30/20

Abstract: 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。

公开(公告)号：CN109885862A

公开(公告)日：2019-06-14

申请号：CN201910006275.9

申请日：2019-01-04

Applicant: 东南大学

Inventor： 程建川 ,  荆文炳 ,  马羊 ,  郭丽昕 ,  王家豪 ,  黄衡

IPC: G06F17/50

Abstract: 本发明公开了一种道路工程建筑信息模型中交通标志自动建模系统，包括信息输入模块、标志设计模块、标志建模模块和标志可见性检验模块。本发明还公开了此种道路工程建筑信息模型中交通标志自动建模方法。采用本发明的设计，交通标志设计或建模人员通过该系统和方法，可以提高设计、建模效率，减少不合理设计。

公开(公告)号：CN117252134A

公开(公告)日：2023-12-19

申请号：CN202311146846.1

申请日：2023-09-06

Applicant: 东南大学

Inventor： 曹鹏 ,  张展华 ,  王家豪

IPC: G06F30/323 ,  G06F30/337 ,  G06F30/398 ,  G06N3/042 ,  G06N3/0464 ,  G06N3/092

Abstract: 本发明公开了一种数字集成电路优化方法、设备及介质，在满足一定的时序约束的前提下，通过对电路的门单元特征进行提取，采用图神经网络和强化学习方法构建漏功耗优化模型，在奖励函数的指导下，考虑漏功耗和时序变化，进行门单元阈值电压的分配，以实现对电路的优化，达到降低漏功耗的优化目标。与商用电路优化工具相比，本发明提出的数字集成电路优化方法能够应用到工程修改（ECO）阶段的电路优化中，在不增加时序违规的情况下可以取得更好的漏功耗优化效果，同时极大提升优化速度，对于提高数字集成电路漏功耗优化过程的性能具有重要意义。