-
公开(公告)号：CN117252134A
公开(公告)日：2023-12-19
申请号：CN202311146846.1
申请日：2023-09-06
Applicant: 东南大学
IPC: G06F30/323 , G06F30/337 , G06F30/398 , G06N3/042 , G06N3/0464 , G06N3/092
Abstract: 本发明公开了一种数字集成电路优化方法、设备及介质，在满足一定的时序约束的前提下，通过对电路的门单元特征进行提取，采用图神经网络和强化学习方法构建漏功耗优化模型，在奖励函数的指导下，考虑漏功耗和时序变化，进行门单元阈值电压的分配，以实现对电路的优化，达到降低漏功耗的优化目标。与商用电路优化工具相比，本发明提出的数字集成电路优化方法能够应用到工程修改（ECO）阶段的电路优化中，在不增加时序违规的情况下可以取得更好的漏功耗优化效果，同时极大提升优化速度，对于提高数字集成电路漏功耗优化过程的性能具有重要意义。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
