-
公开(公告)号：CN117112487A
公开(公告)日：2023-11-24
申请号：CN202311073552.0
申请日：2023-08-24
Applicant: 上海航天测控通信研究所
Abstract: 本发明涉及数据计算与存储技术领域，提供了一种宇航用存算一体的设计方法，包括：S1：固存模块中的FPGA代码烧录在星载计算机的PROM中，所述固存模块用于对飞行器接收到的载荷数据存储；S2：星载计算机上电启动时，采用DMA的方式加载并启动所述固存模块中的FPGA，并在加载完成后进行校验；S3：星载计算机及外部载荷单机的工作状态通过CPU处理后写入固存模块中的FLASH中，并定时发送给外部载荷单机中的数传单机，工作状态即为载荷数据；S4：星载计算机通过CPCI内总线读取所述固存模块中记录所述载荷数据的存储空间实现星上任务动态规划，实现了数据的存储计算一体化设计，能显著提升载荷数据的运算效率，提高航天飞行器的在轨机动性能。
-
公开(公告)号：CN117076382A
公开(公告)日：2023-11-17
申请号：CN202311110799.5
申请日：2023-08-30
Applicant: 上海航天测控通信研究所
Abstract: 本发明涉及航天飞行器星载计算机设计架构技术领域，公开了一种基于南北桥架构的星载计算机，采用了三级系统拓扑设计，按照高、中、低速率进行了功能域的划分为系统高速域、系统中速域和系统低速域，高速域为处理器系统域，采用独立的处理器系统板进行电性能单机设计，处理器系统域基板采用标准的存储器接口实现，系统中速域负责单机的高低速总线互联和接口逻辑的管理，是单机承上启下的逻辑桥和控制器，系统低速域桥接地板内总线，实现各接口模块之间的互联，实现了处理器系统时空划分设计，同时采用了南北桥设计架构，解决外部低速接口长期占用处理器的问题，进一步提升了处理器处理性能，为实现星载计算机的高速处理性能提供了技术保证。
-
Patent Agency Ranking
公开(公告)号：CN117033301A
公开(公告)日：2023-11-10
申请号：CN202311056953.5
申请日：2023-08-21
Applicant: 上海航天测控通信研究所
Abstract: 本发明涉及航天技术领域，提供了一种计算与存储一体化的设计架构系统，包括：处理器系统，通过处理器芯片用于对接收到的飞行器的载荷信息、载荷数据进行运算与处理；存储器系统，通过存储器芯片用于载荷数据、载荷信息的组帧和存储，实现对第二存储器芯片读写控制与坏块管理；桥接系统，用于连接处理器系统和存储器系统，实现处理器系统的载荷信息、所述载荷数据和存储器系统间载荷信息、载荷数据的双向交互。本发明能有效减小飞行器整机的重量，实现特殊需求存储器系统数据的备份，同时提升空间飞行器系统融合运算能力及处理器系统和存储器系统的在轨重构能力。
-
公开(公告)号：CN118213963A
公开(公告)日：2024-06-18
申请号：CN202410305081.X
申请日：2024-03-18
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开一种应用于航天器的大功率轻质控制配电电路，包括：第一MOS管和第一磁保持继电器，所述第一磁保持继电器的信号输入端用于接收指令脉冲信号，所述第一磁保持继电器的受控端控制第一MOS管的源极和栅极的压差以控制第一MOS管的通断状态保持，所述第一MOS管的源极和漏极串接于所述控制配电电路中，所述第一MOS管的栅极通过第一分压电阻连接DC电源、通过第二分压电阻连接第一磁保持继电器的受控端。基于小功率继电器与MOS管相结合的大功率、轻质供配电架构，同时采用两并两串的冗余设计方法，保证其可靠性和安全性。
-
公开(公告)号：CN111177764B
公开(公告)日：2023-03-31
申请号：CN202010008657.8
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开了一种宇航1553B总线在轨注钥装置及在轨注钥方法，包括处理器、1553B接口电路、以太网接口电路和FPGA。根据注钥通信协议，地面通过1553B总线向处理器注入密钥，注入首帧后，处理器停止从以太网接口接收数据，同时开启与加解密模块的注入密钥接口；之后注入密钥帧，处理器复用网络任务话上行通道，将接收到的密钥数据发送给FPGA处理，再上传至加解密装置。同时，加解密装置复用网络任务话下行通道，发送内存下传数据，经FPGA处理后，处理器将数据缓存。最后注入尾帧，注入结束后，1553B总线接口电路中的RT终端将内存下传数据放入对应RT子地址发送缓冲区，通过服务请求通知KPU采集内存下传数据。
-
公开(公告)号：CN118426836A
公开(公告)日：2024-08-02
申请号：CN202410475050.9
申请日：2024-04-19
Applicant: 上海航天测控通信研究所
IPC: G06F9/32 , G06F9/4401 , G06F13/16 , G06F13/40
Abstract: 本发明公开了一种基于大容量串行PROM的处理器系统，针对现有的采用多片并行PROM级联的处理器系统不适用于航天飞行器的问题，通过采用大容量串行PROM存储系统软件，并采用FPGA作为处理器与串行PROM之间的桥接芯片，系统上电后，FPGA先读取串行PROM中的数据，并根据处理器位宽和对指令校验等要求，进行数据拼接和检验码生成。将生成数据搬场至SRAM中，FPGA完成数据搬场后，处理器从SRAM的0x0地址读取指令，运行系统软件。与现有的并行PROM方案相比，本发明的串行PROM的存储容量大，体积小，成本低。在满足飞行器处理器系统应用需求的同时，提高单板功能密度，降低处理器系统成本。
-
公开(公告)号：CN111177764A
公开(公告)日：2020-05-19
申请号：CN202010008657.8
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开了一种宇航1553B总线在轨注钥装置及在轨注钥方法，包括处理器、1553B接口电路、以太网接口电路和FPGA。根据注钥通信协议，地面通过1553B总线向处理器注入密钥，注入首帧后，处理器停止从以太网接口接收数据，同时开启与加解密模块的注入密钥接口；之后注入密钥帧，处理器复用网络任务话上行通道，将接收到的密钥数据发送给FPGA处理，再上传至加解密装置。同时，加解密装置复用网络任务话下行通道，发送内存下传数据，经FPGA处理后，处理器将数据缓存。最后注入尾帧，注入结束后，1553B总线接口电路中的RT终端将内存下传数据放入对应RT子地址发送缓冲区，通过服务请求通知KPU采集内存下传数据。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
