-
公开(公告)号:CN117076382A
公开(公告)日:2023-11-17
申请号:CN202311110799.5
申请日:2023-08-30
Applicant: 上海航天测控通信研究所
Abstract: 本发明涉及航天飞行器星载计算机设计架构技术领域,公开了一种基于南北桥架构的星载计算机,采用了三级系统拓扑设计,按照高、中、低速率进行了功能域的划分为系统高速域、系统中速域和系统低速域,高速域为处理器系统域,采用独立的处理器系统板进行电性能单机设计,处理器系统域基板采用标准的存储器接口实现,系统中速域负责单机的高低速总线互联和接口逻辑的管理,是单机承上启下的逻辑桥和控制器,系统低速域桥接地板内总线,实现各接口模块之间的互联,实现了处理器系统时空划分设计,同时采用了南北桥设计架构,解决外部低速接口长期占用处理器的问题,进一步提升了处理器处理性能,为实现星载计算机的高速处理性能提供了技术保证。
-
公开(公告)号:CN118213963A
公开(公告)日:2024-06-18
申请号:CN202410305081.X
申请日:2024-03-18
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开一种应用于航天器的大功率轻质控制配电电路,包括:第一MOS管和第一磁保持继电器,所述第一磁保持继电器的信号输入端用于接收指令脉冲信号,所述第一磁保持继电器的受控端控制第一MOS管的源极和栅极的压差以控制第一MOS管的通断状态保持,所述第一MOS管的源极和漏极串接于所述控制配电电路中,所述第一MOS管的栅极通过第一分压电阻连接DC电源、通过第二分压电阻连接第一磁保持继电器的受控端。基于小功率继电器与MOS管相结合的大功率、轻质供配电架构,同时采用两并两串的冗余设计方法,保证其可靠性和安全性。
-
公开(公告)号:CN118426836A
公开(公告)日:2024-08-02
申请号:CN202410475050.9
申请日:2024-04-19
Applicant: 上海航天测控通信研究所
IPC: G06F9/32 , G06F9/4401 , G06F13/16 , G06F13/40
Abstract: 本发明公开了一种基于大容量串行PROM的处理器系统,针对现有的采用多片并行PROM级联的处理器系统不适用于航天飞行器的问题,通过采用大容量串行PROM存储系统软件,并采用FPGA作为处理器与串行PROM之间的桥接芯片,系统上电后,FPGA先读取串行PROM中的数据,并根据处理器位宽和对指令校验等要求,进行数据拼接和检验码生成。将生成数据搬场至SRAM中,FPGA完成数据搬场后,处理器从SRAM的0x0地址读取指令,运行系统软件。与现有的并行PROM方案相比,本发明的串行PROM的存储容量大,体积小,成本低。在满足飞行器处理器系统应用需求的同时,提高单板功能密度,降低处理器系统成本。
-
-