-
公开(公告)号：CN111541584B
公开(公告)日：2022-11-01
申请号：CN202010312023.1
申请日：2020-04-20
Applicant: 上海航天测控通信研究所
IPC: H04L43/0823 , H04L43/16
Abstract: 本发明公开了一种1553B数据传输可靠性测试方法、设备及存储介质，该方法针对现有的对1553B数据传输的可靠性测试中，由于广播消息测试覆盖性不全而影响1553B正常通信的问题，通过将航天器典型的单广播消息及双广播消息分别插入1553B数据传输消息中进行测试，且遍历单广播消息或双广播消息插入1553B数据传输消息的所有情况，每完成一次1553B通信，数据发送端采集数据接收端解析的消息，进行误码对比，判断1553B数据传输是否正常。解决了广播消息测试覆盖性不全的问题，有效验证1553B通信程序的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN111163106B
公开(公告)日：2022-03-25
申请号：CN202010002828.6
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
Abstract: 本发明公开了一种基于天地网关的高速网络预处理装置，采用基于FPGA的并行处理架构，实现航天器内部网络和网关协议转换模块之间的网络数据路由，包括：主控处理FPGA和协处理DSP，其中，所述主控处理FPGA对上行数据和下行数据进行高速接口协议处理、网络路由转发以及高速缓存；所述协处理DSP具备标准TCP/IP协议栈，通过GMII接口与所述主控处理FPGA进行网络通信，完成与航天器内部网络之间的链路建立、网络管理和流量控制；所述主控处理FPGA对网络IP包进行预先识别：将下行传输业务包直接高速处理输出，将网络链路ARP包、ICMP包、网络管理包和流量控制包转发至协处理DSP进行协议处理。本发明大大提升了网关设备的处理速度、通用性和可扩展性，降低了维护和升级难度。
-
公开(公告)号：CN111163106A
公开(公告)日：2020-05-15
申请号：CN202010002828.6
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
IPC: H04L29/06 , H04L29/08 , H04L29/12 , H04L12/66 , H04L12/863
Abstract: 本发明公开了一种基于天地网关的高速网络预处理装置，采用基于FPGA的并行处理架构，实现航天器内部网络和网关协议转换模块之间的网络数据路由，包括：主控处理FPGA和协处理DSP，其中，所述主控处理FPGA对上行数据和下行数据进行高速接口协议处理、网络路由转发以及高速缓存；所述协处理DSP具备标准TCP/IP协议栈，通过GMII接口与所述主控处理FPGA进行网络通信，完成与航天器内部网络之间的链路建立、网络管理和流量控制；所述主控处理FPGA对网络IP包进行预先识别：将下行传输业务包直接高速处理输出，将网络链路ARP包、ICMP包、网络管理包和流量控制包转发至协处理DSP进行协议处理。本发明大大提升了网关设备的处理速度、通用性和可扩展性，降低了维护和升级难度。
-
公开(公告)号：CN111190772A
公开(公告)日：2020-05-22
申请号：CN202010004472.X
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
IPC: G06F11/14
Abstract: 本发明提供了一种抗空间单粒子翻转的DSP二级启动系统及其方法，该系统将三份相同的用户主程序固化至两片独立的外部NOR FLASH存储器中；将监控程序固化至外部PROM存储器中；根据FPGA内部在轨编程寄存器确定进入三取二加载主程序或者进入在轨编程状态；反熔丝FPGA接收RS422指令及上注程序；FPGA外挂SRAM作为上注程序缓存；FPGA接收在轨编程指令后监控程序进入在轨编程模式；FPGA接收FLASH切换指令后控制FLASH1与FLASH2的片选信号切换。本发明相比于现有的对整片FLASH或者DSP最小系统进行三模冗余的二级启动方法，一方面可以减少所占用的印制板面积、显著降低硬件成本，另一方面在一个FLASH芯片中存三份程序，使得用两个FLASH芯片可以得到更低的单粒子翻转失效率。
-
公开(公告)号：CN111190772B
公开(公告)日：2023-03-31
申请号：CN202010004472.X
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
IPC: G06F11/14
Abstract: 本发明提供了一种抗空间单粒子翻转的DSP二级启动系统及其方法，该系统将三份相同的用户主程序固化至两片独立的外部NOR FLASH存储器中；将监控程序固化至外部PROM存储器中；根据FPGA内部在轨编程寄存器确定进入三取二加载主程序或者进入在轨编程状态；反熔丝FPGA接收RS422指令及上注程序；FPGA外挂SRAM作为上注程序缓存；FPGA接收在轨编程指令后监控程序进入在轨编程模式；FPGA接收FLASH切换指令后控制FLASH1与FLASH2的片选信号切换。本发明相比于现有的对整片FLASH或者DSP最小系统进行三模冗余的二级启动方法，一方面可以减少所占用的印制板面积、显著降低硬件成本，另一方面在一个FLASH芯片中存三份程序，使得用两个FLASH芯片可以得到更低的单粒子翻转失效率。
-
公开(公告)号：CN111541584A
公开(公告)日：2020-08-14
申请号：CN202010312023.1
申请日：2020-04-20
Applicant: 上海航天测控通信研究所
IPC: H04L12/26
Abstract: 本发明公开了一种1553B数据传输可靠性测试方法、设备及存储介质，该方法针对现有的对1553B数据传输的可靠性测试中，由于广播消息测试覆盖性不全而影响1553B正常通信的问题，通过将航天器典型的单广播消息及双广播消息分别插入1553B数据传输消息中进行测试，且遍历单广播消息或双广播消息插入1553B数据传输消息的所有情况，每完成一次1553B通信，数据发送端采集数据接收端解析的消息，进行误码对比，判断1553B数据传输是否正常。解决了广播消息测试覆盖性不全的问题，有效验证1553B通信程序的可靠性。
-
-
-
-
-
Search Results
6
records
(took 0.036 seconds)
