-
公开(公告)号：CN111541584B
公开(公告)日：2022-11-01
申请号：CN202010312023.1
申请日：2020-04-20
Applicant: 上海航天测控通信研究所
IPC: H04L43/0823 , H04L43/16
Abstract: 本发明公开了一种1553B数据传输可靠性测试方法、设备及存储介质，该方法针对现有的对1553B数据传输的可靠性测试中，由于广播消息测试覆盖性不全而影响1553B正常通信的问题，通过将航天器典型的单广播消息及双广播消息分别插入1553B数据传输消息中进行测试，且遍历单广播消息或双广播消息插入1553B数据传输消息的所有情况，每完成一次1553B通信，数据发送端采集数据接收端解析的消息，进行误码对比，判断1553B数据传输是否正常。解决了广播消息测试覆盖性不全的问题，有效验证1553B通信程序的可靠性。
-
公开(公告)号：CN107547162B
公开(公告)日：2019-02-26
申请号：CN201710866715.9
申请日：2017-09-22
Applicant: 上海航天测控通信研究所
Abstract: 一种抗空间单粒子翻转的并行加扰方法，包括步骤：在FPGA内部创建第一扰码表、第二扰码表和第三扰码表；根据加扰多项式采用8级移位寄存器动态生成扰码序列；将生成的扰码序列按字节同时写入第一扰码表、第二扰码表和第三扰码表的相同地址中；读取格式化数据的同时从第一扰码表读取第一扰码、从第二扰码表读取第二扰码和从第三扰码表读取第三扰码，并对第一扰码、第二扰码和第三扰码进行三取二操作获得最终扰码；将最终扰码对读取的格式化数据进行加扰操作。由于在FPGA内部创建三份相同的扰码表，并三取二操作获得最终的扰码，三份码表同一位置同时发生单粒子翻转的概率极低，从而提高了并行加扰设计的抗单粒子翻转能力与可靠性。
-
公开(公告)号：CN110380916B
公开(公告)日：2022-05-27
申请号：CN201910793175.5
申请日：2019-08-26
Applicant: 上海航天测控通信研究所
IPC: H04L41/0663 , H04L41/0823 , H04L43/0811 , H04L43/16 , H04L45/247 , H04L45/28
Abstract: 本发明提供了一种自适应切换的以太网交叉冗余备份系统和方法，包括独立供电的主份电路和备份电路；主份电路和备份电路中均包含有冗余控制模块；主份电路还包括光纤物理通道M_A和光纤物理通道M_B；备份电路还包括光纤物理通道S_A和光纤物理通道S_B；光纤物理通道M_A、光纤物理通道S_A均与网络交换机主份连接，光纤物理通道M_B、光纤物理通道S_B均与网络交换机备份连接；冗余控制模块用于实现各个光纤物理通道的自适应切换。本发明提高了接口电路和拓扑可靠性，适于宇航等高可靠应用领域；可以在链路出现问题时进行自适应切换，提高了切换的实时性、灵活性和有效性，避免了切换过程中链路中断导致大量数据丢失。
-
Patent Agency Ranking
公开(公告)号：CN111541584A
公开(公告)日：2020-08-14
申请号：CN202010312023.1
申请日：2020-04-20
Applicant: 上海航天测控通信研究所
IPC: H04L12/26
Abstract: 本发明公开了一种1553B数据传输可靠性测试方法、设备及存储介质，该方法针对现有的对1553B数据传输的可靠性测试中，由于广播消息测试覆盖性不全而影响1553B正常通信的问题，通过将航天器典型的单广播消息及双广播消息分别插入1553B数据传输消息中进行测试，且遍历单广播消息或双广播消息插入1553B数据传输消息的所有情况，每完成一次1553B通信，数据发送端采集数据接收端解析的消息，进行误码对比，判断1553B数据传输是否正常。解决了广播消息测试覆盖性不全的问题，有效验证1553B通信程序的可靠性。
-
公开(公告)号：CN110380916A
公开(公告)日：2019-10-25
申请号：CN201910793175.5
申请日：2019-08-26
Applicant: 上海航天测控通信研究所
IPC: H04L12/24 , H04L12/26 , H04L12/703 , H04L12/707
Abstract: 本发明提供了一种自适应切换的以太网交叉冗余备份系统和方法，包括独立供电的主份电路和备份电路；主份电路和备份电路中均包含有冗余控制模块；主份电路还包括光纤物理通道M_A和光纤物理通道M_B；备份电路还包括光纤物理通道S_A和光纤物理通道S_B；光纤物理通道M_A、光纤物理通道S_A均与网络交换机主份连接，光纤物理通道M_B、光纤物理通道S_B均与网络交换机备份连接；冗余控制模块用于实现各个光纤物理通道的自适应切换。本发明提高了接口电路和拓扑可靠性，适于宇航等高可靠应用领域；可以在链路出现问题时进行自适应切换，提高了切换的实时性、灵活性和有效性，避免了切换过程中链路中断导致大量数据丢失。
-
公开(公告)号：CN111190772A
公开(公告)日：2020-05-22
申请号：CN202010004472.X
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
IPC: G06F11/14
Abstract: 本发明提供了一种抗空间单粒子翻转的DSP二级启动系统及其方法，该系统将三份相同的用户主程序固化至两片独立的外部NOR FLASH存储器中；将监控程序固化至外部PROM存储器中；根据FPGA内部在轨编程寄存器确定进入三取二加载主程序或者进入在轨编程状态；反熔丝FPGA接收RS422指令及上注程序；FPGA外挂SRAM作为上注程序缓存；FPGA接收在轨编程指令后监控程序进入在轨编程模式；FPGA接收FLASH切换指令后控制FLASH1与FLASH2的片选信号切换。本发明相比于现有的对整片FLASH或者DSP最小系统进行三模冗余的二级启动方法，一方面可以减少所占用的印制板面积、显著降低硬件成本，另一方面在一个FLASH芯片中存三份程序，使得用两个FLASH芯片可以得到更低的单粒子翻转失效率。
-
公开(公告)号：CN111190772B
公开(公告)日：2023-03-31
申请号：CN202010004472.X
申请日：2020-01-02
Applicant: 上海航天测控通信研究所
IPC: G06F11/14
Abstract: 本发明提供了一种抗空间单粒子翻转的DSP二级启动系统及其方法，该系统将三份相同的用户主程序固化至两片独立的外部NOR FLASH存储器中；将监控程序固化至外部PROM存储器中；根据FPGA内部在轨编程寄存器确定进入三取二加载主程序或者进入在轨编程状态；反熔丝FPGA接收RS422指令及上注程序；FPGA外挂SRAM作为上注程序缓存；FPGA接收在轨编程指令后监控程序进入在轨编程模式；FPGA接收FLASH切换指令后控制FLASH1与FLASH2的片选信号切换。本发明相比于现有的对整片FLASH或者DSP最小系统进行三模冗余的二级启动方法，一方面可以减少所占用的印制板面积、显著降低硬件成本，另一方面在一个FLASH芯片中存三份程序，使得用两个FLASH芯片可以得到更低的单粒子翻转失效率。
-
公开(公告)号：CN107547162A
公开(公告)日：2018-01-05
申请号：CN201710866715.9
申请日：2017-09-22
Applicant: 上海航天测控通信研究所
Abstract: 一种抗空间单粒子翻转的并行加扰方法，包括步骤：在FPGA内部创建第一扰码表、第二扰码表和第三扰码表；根据加扰多项式采用8级移位寄存器动态生成扰码序列；将生成的扰码序列按字节同时写入第一扰码表、第二扰码表和第三扰码表的相同地址中；读取格式化数据的同时从第一扰码表读取第一扰码、从第二扰码表读取第二扰码和从第三扰码表读取第三扰码，并对第一扰码、第二扰码和第三扰码进行三取二操作获得最终扰码；将最终扰码对读取的格式化数据进行加扰操作。由于在FPGA内部创建三份相同的扰码表，并三取二操作获得最终的扰码，三份码表同一位置同时发生单粒子翻转的概率极低，从而提高了并行加扰设计的抗单粒子翻转能力与可靠性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.029 seconds)
