-
公开(公告)号：CN102012892B
公开(公告)日：2012-05-02
申请号：CN201010584129.3
申请日：2010-12-13
Applicant: 上海大学
Abstract: 本发明涉及一种可重构的三值光学处理器。它包括一个作为三值光学计算机核心器件的三值光学处理器，有一个重构器的一个输出端联接到所述三值光学处理器的控制端，另一个输出端联接到三值光学计算机中的主光路编码器的控制端；重构器的一个输入端联接三值光学计算机中的控制光路编码器，另一个输入端联接三值光学计算机中的监控系统，三值光学处理器的输入光线来自主光路编码器，其输出光线送入三值光学计算机中的解码器。本发明给出能实现实时地构建满足用户需要的三值光学处理器，实现了用一束光信号的物理状态控制另一束光信号的物理状态，把三值光学处理器的单元迅速地构建成用户需要的运算基元或复合基元。
-
公开(公告)号：CN102012892A
公开(公告)日：2011-04-13
申请号：CN201010584129.3
申请日：2010-12-13
Applicant: 上海大学
Abstract: 本发明涉及一种可重构的三值光学处理器。它包括一个作为三值光学计算机核心器件的三值光学处理器，有一个重构器的一个输出端联接到所述三值光学处理器的控制端，另一个输出端联接到三值光学计算机中的主光路编码器的控制端；重构器的一个输入端联接三值光学计算机中的控制光路编码器，另一个输入端联接三值光学计算机中的监控系统，三值光学处理器的输入光线来自主光路编码器，其输出光线送入三值光学计算机中的解码器。本发明给出能实现实时地构建满足用户需要的三值光学处理器，实现了用一束光信号的物理状态控制另一束光信号的物理状态，把三值光学处理器的单元迅速地构建成用户需要的运算基元或复合基元。
-
公开(公告)号：CN101067755A
公开(公告)日：2007-11-07
申请号：CN200710041144.1
申请日：2007-05-24
Applicant: 上海大学
IPC: G06E1/00
Abstract: 本发明涉及一种无进位无借位n值运算器的设计方法。本方法采用降值设计方法，将待设计的n值运算器Ph(n)的真值表Lk(n)分解成一系列基元表BLh(n)的迭合式，再分别设计出各基元表BLh(n)对应的运算基元Ah(n)，最后用迭合器迭合各运算基元Ah(n)，构成n值运算器Ph(n)。本发明的思路清晰，具有程式化和规范化设计过程，适合于快速或自动化设计，适合于基本器件的重构和复用。本方法可用于各种无进位无借位n值运算器的设计。
-
公开(公告)号：CN105095095A
公开(公告)日：2015-11-25
申请号：CN201410199434.9
申请日：2014-05-12
Applicant: 上海大学
CPC classification number: G06F12/06 , G06F12/0646 , G11C8/06 , G11C8/10
Abstract: 本发明公开了一种计算机系统，包括：一寻址组件，与处理器内存地址线的高位及存储器的字地址线的高位分别连接，可控制的在存储器上一连续或者不连续的预设范围内将处理器形成的内存地址的高位转化为对应的存储器字地址的高位并输出至存储器；处理器内存地址线的低位与存储器的字地址线的低位连接；预设范围小于或者等于处理器内存地址线的寻址范围；处理器通过修改预设范围，变化预设范围覆盖的存储器的存储单元。上述技术方案的有益效果是：减少了传统系统中必需的内存芯片结构，减少了整个计算机系统的制造成本；减少了用于数据交换的时间，提高了系统的运行效率；缩短了读写操作的操作时间；应用简单，适用性广。
-
公开(公告)号：CN100555156C
公开(公告)日：2009-10-28
申请号：CN200710041144.1
申请日：2007-05-24
Applicant: 上海大学
IPC: G06E1/00
Abstract: 本发明涉及一种无进位无借位n值运算器。本法明将待设计的n值运算器Ph(n)的真值表Lk(n)分解成一系列基元表BLh(n)的迭合式，再分别设计出各基元表BLh(n)对应的运算基元Ah(n)，最后用迭合器迭合各运算基元Ah(n)，构成n值运算器Ph(n)。本发明的思路清晰，具有程式化和规范化设计过程，适合于快速或自动化设计，适合于基本器件的重构和复用。本方法可用于各种无进位无借位n值运算器的设计。
-
Patent Agency Ranking
公开(公告)号：CN106339327B
公开(公告)日：2019-08-20
申请号：CN201510392198.7
申请日：2015-07-06
Applicant: 上海大学
IPC: G06F12/0802 , G06F1/18
Abstract: 本发明公开了一种计算机系统，包括复数个处理器和一存储器，存储器包括多个存储单元并被划分成多个相等大小的存储块；还包括：一控制单元；一寻址组件，复数个处理器内存地址线的高位分别通过控制单元与寻址组件连接，寻址组件与存储器的字地址线的高位连接，寻址组件可控制的在存储器上一连续或者不连续的预设范围内将复数个处理器中的一个处理器形成的内存地址的高位转化为对应的存储器字地址的高位并输出至存储器；上述技术方案的有益效果是：减少了传统系统中必需的内存芯片结构，减少了整个计算机系统的制造成本；减少了用于数据交换的时间，提高了系统的运行效率；缩短了读写操作的操作时间；应用简单，适用性广。
-
公开(公告)号：CN106339327A
公开(公告)日：2017-01-18
申请号：CN201510392198.7
申请日：2015-07-06
Applicant: 上海大学
IPC: G06F12/0802 , G06F1/18
Abstract: 本发明公开了一种计算机系统，包括复数个处理器和一存储器，存储器包括多个存储单元并被划分成多个相等大小的存储块；还包括：一控制单元；一寻址组件，复数个处理器内存地址线的高位分别通过控制单元与寻址组件连接，寻址组件与存储器的字地址线的高位连接，寻址组件可控制的在存储器上一连续或者不连续的预设范围内将复数个处理器中的一个处理器形成的内存地址的高位转化为对应的存储器字地址的高位并输出至存储器；上述技术方案的有益效果是：减少了传统系统中必需的内存芯片结构，减少了整个计算机系统的制造成本；减少了用于数据交换的时间，提高了系统的运行效率；缩短了读写操作的操作时间；应用简单，适用性广。
-
公开(公告)号：CN101980145B
公开(公告)日：2012-10-31
申请号：CN201010518342.4
申请日：2010-10-25
Applicant: 上海大学
IPC: G06F7/50
Abstract: 本发明公开了一种三值光计算机的无进位加法器，它包括依次串行连接的第一、第二、第三逻辑运算部件、ARM开发板，各逻辑运算部件分别由液晶、偏振片、感光阵列组成，第一逻辑运算部件用于T运算和W运算；第二逻辑运算部件用于T’运算和W’运算；第三逻辑运算部件用于T运算，实现一次性无需进位的三值光计算机加法；ARM开发板，用于将输入操作数和感光阵列输出线的信号生成液晶控制信号，将生成的液晶控制信号送给液晶。该无进位加法器可进行成百上千位的操作数的运算，对多数据位的运算只需换多液晶点数目的液晶屏即可；该加法器一次完成加法运算，所用时间相当于以往加法器完成加法运算所用时间的三分之一，提高光计算机运行速度。
-
公开(公告)号：CN110837354B
公开(公告)日：2023-07-14
申请号：CN201911066871.2
申请日：2019-11-04
Applicant: 上海大学
IPC: G06F7/505
Abstract: 本发明提供了一种基于三值逻辑运算器的MSD并行加法器的构造方法，采用符合MSD加法充分条件的5个三值逻辑运算器构造MSD并行加法器。在排列三值逻辑运算器时：可采用如下任意方法：每次将n位的三值运算器重构成一种三值逻辑运算器，经过5次重构实现；每次在n位的三值运算器上重构出输入相同的两个三值逻辑运算器，经过3次重构实现；在n位的三值运算器上同时重构出5个三值逻辑运算器，经过1次重构实现；用不可重构的各相应三值逻辑运算器取代上述重构过程；各三值逻辑运算器通过存储器传递中间数据，或将前一级三值逻辑运算器的输出端直接连接下一级三值逻辑运算器的输入端来传递中间数据。同时提供了一种基于三值逻辑运算器的MSD并行加法器。
-
公开(公告)号：CN109857368B
公开(公告)日：2022-07-26
申请号：CN201811567284.7
申请日：2018-12-20
Applicant: 上海大学
Abstract: 本发明公开了一种位数众多、可分组、可重构的多值电子运算器及方法，电子运算器每一位有n个列运算器和一个电位迭合器，每个列运算器结构为：A数据输入线接A信号选择器的输入端，A信号选择器的输出端接工作允许器；工作允许器的另一个输入端接重构锁存器，工作允许器的输出端还接输出有效器；输出有效器的另一个输入端接电源Vcc，输出有效器输出端接输出生成器；输出生成器的另一个输入端接重构电路，输出生成器输出端接电位迭合器；重构电路的两个输入端分别接重构锁存器和B数据输入线；重构锁存器的输入端接重构命令线G；电位迭合器输出端为该运算器位的结果信号。写入重构锁存器中的值决定该运算器位的逻辑运算规则和是否工作。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.015 seconds)
