公开(公告)号：CN102707952A

公开(公告)日：2012-10-03

申请号：CN201210151037.5

申请日：2012-05-16

Applicant: 上海大学

Inventor： 翟文正 ,  胡越黎 ,  周俊 ,  王龙杰

IPC: G06F9/44

Abstract: 本发明涉及一种嵌入式异构多核处理器上基于用户描述的并行程序设计方法。其步骤是：用户通过图形界面配置向导进行异构多核处理器平台和任务的描述，并行模式设定，基元任务创建和登记，任务关系图（DAG）生成以及基元任务在异构多核处理器的静态分配，实现将处理器平台特性、并行的需求及任务指派以配置文件的形式（XML）表达出来。然后将并行解析配置文件后的基元任务嵌入异构多核框架代码任务标签处，构造相应的串行源程序，经调用串行编译工具，最终生成异构多核处理器上可执行代码。本发明有效规避了诸如通用PC或高性能计算平台上开发并行编译器，创设并行程序设计语言，移植并行库等并行编程的做法，大大降低了在嵌入式领域异构多核处理器平台上开发并行程序的难度，基于用户描述和并行化交互向导达到并行程序设计的目的。

公开(公告)号：CN102508812A

公开(公告)日：2012-06-20

申请号：CN201110387599.5

申请日：2011-11-30

Applicant: 上海大学

Inventor： 胡越黎 ,  孙斌 ,  王昆 ,  徐磊 ,  刘廷尧 ,  王龙杰 ,  虞超

IPC: G06F15/163 ,  G06F13/20

Abstract: 本发明涉及一种基于SPI总线的双处理器通信方法。本方法用于双处理器间使用SPI总线进行高速双向通信。本方法是：在SPI总线物理层四线制的基础上，增加了一条HandShaking线，构成五线制SPI总线，使之能够进行双向通信；在数据链路层上包括采用“0比特插入法”，使用CS信号和HandShaking信号和反馈消息组合完成对五线制SPI总线的同步机制；使用反馈信息中的“接收缓冲区剩余容量”对五线制SPI总线的流量控制；采用CRC校验和反馈信息中的确认字符“0x7F”,完成对该发明中的五线制SPI总线的错误处理。该方法具有扩展简单、应用方便，且与其他总线兼容的特点，同时可以获得极高的通信速率，满足双处理器间高速通信的要求，可广泛应用于所有多处理器的系统设计中。

公开(公告)号：CN102508812B

公开(公告)日：2013-09-04

申请号：CN201110387599.5

申请日：2011-11-30

Applicant: 上海大学

Inventor： 胡越黎 ,  孙斌 ,  王昆 ,  徐磊 ,  刘廷尧 ,  王龙杰 ,  虞超

IPC: G06F15/163 ,  G06F13/20

Abstract: 本发明涉及一种基于SPI总线的双处理器通信方法。本方法用于双处理器间使用SPI总线进行高速双向通信。本方法是：在SPI总线物理层四线制的基础上，增加了一条HandShaking线，构成五线制SPI总线，使之能够进行双向通信；在数据链路层上包括采用“0比特插入法”，使用CS信号和HandShaking信号和反馈消息组合完成对五线制SPI总线的同步机制；使用反馈信息中的“接收缓冲区剩余容量”对五线制SPI总线的流量控制；采用CRC校验和反馈信息中的确认字符“0x7F”,完成对该发明中的五线制SPI总线的错误处理。该方法具有扩展简单、应用方便，且与其他总线兼容的特点，同时可以获得极高的通信速率，满足双处理器间高速通信的要求，可广泛应用于所有多处理器的系统设计中。

公开(公告)号：CN102566973A

公开(公告)日：2012-07-11

申请号：CN201110386145.6

申请日：2012-02-15

Applicant: 上海大学

Inventor： 胡越黎 ,  黄俊凉 ,  孙斌 ,  周俊 ,  刘廷尧 ,  虞超 ,  王龙杰

IPC: G06F9/34

Abstract: 本发明涉及一种多核异构系统指令存储单元的动态分配方法。本方法通过在多核异构系统硬件上设置一个特殊功能寄存器，使其可以通过软件编程的方式对多核系统的共用指令存储单元进行动态分配，使每个处理器占用的指令存储单元能根据应用程序大小在系统运行开始阶段进行调整。本发明的方法可以应用在MV12多核异构系统上，也可以应用于多核处理器系统中包含8051系列微处理器的领域。